文档摘要

4.1.2 保持时间检查 (Hold Check / Min Delay) 4.1.2 保持时间检查（Hold Check / Min Delay）：一场发生在皮秒尺度上的“时间守门战” 你有没有想过，当一个数字电路在1 GHz频率下运行时，信号沿在硅片上每纳秒仅能传播约15厘米——而现代SoC中两个寄存器之间的金属连线可能短至20微米？此时，信号从驱动端出发到抵达采样端，延迟不过2–3皮秒。 会员。《4.1.2 保持时间检查 (Hold Check / Min Delay)》收录于灏天文库文集《时序收敛与签核 (Static Timing Analysis)》，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---