6.1.2 布局阶段 (Placement) 的拥塞与时序权衡

文档摘要

6.1.2 布局阶段 (Placement) 的拥塞与时序权衡在数字电路物理设计的浩瀚星图中，布局（Placement）阶段宛如一颗承前启后的恒星——它既承接综合后网表的逻辑骨架，又为后续布线（Routing）铺设物理通路；它不直接生成金属走线，却早已悄然决定了信号能否按时抵达、功耗能否安然可控、芯片是否最终可制造。而在这颗恒星的核心辐射区，拥塞（Congestion）与时序（Timing）的权衡，从来不是一道选择题，而是一场在纳米尺度上持续博弈的微分方程求解过程：目标函数非凸、约束条件耦合、变量维度高达千万级，且每一步位移都牵动全局时序路径的松弛量与局部布线资源的紧张度。