7.2.1 电迁移 (Electromigration, EM) 对时序的影响

文档摘要

7.2.1 电迁移 (Electromigration, EM) 对时序的影响电迁移（Electromigration, EM）不是芯片设计后期才需要“补救”的可靠性隐患，而是从第一行RTL代码敲下、第一次时钟树综合完成、甚至在金属层堆叠方案敲定的那一刻起，就已悄然埋入时序路径的毛细血管之中。它不触发DRC报错，不违反STA约束，却能在芯片流片后6个月、12个月、36个月——在客户最信任你的时候，让一条原本裕量充足的setup路径，无声无息地滑向违例边缘。这不是玄学，是物理定律在纳米尺度上的冷峻低语：当电流密度超过临界阈值，金属原子被电子风裹挟着集体迁徙，导线局部变薄、空洞萌生、电阻爬升——而电阻的每一次微小增长，都在为时序链路上的传播延迟注入不可忽略的增量。