7.3.1 多电压域 (Multi-VDD) 时序分析

文档摘要

7.3.1 多电压域 (Multi-VDD) 时序分析在低功耗SoC设计的深水区，多电压域（Multi-VDD）早已不是一张PPT上的架构框图，而是一条布满时序暗礁的航路——它既承载着30%50%的动态功耗削减希望，也悄然埋伏着跨域路径断裂、保持时间违例、电平转换器插入失当、甚至功能静默失效等致命陷阱。你手里的综合脚本跑通了，STA报告里没有红色违例，但芯片回片后在0.7V电压点下视频解码模块偶发花屏；或者，你在UPF流程中定义了三个VDD层级，却在时序约束阶段发现对LVT单元施加了过度悲观的derate，导致关键路径被误判为“可优化”，最终在高压角（ff125C）下fail。这些不是玄学，是多电压域时序分析中未被显式建模的物理-逻辑耦合关系在作祟。