4.2.1 块布局表示（B*-Tree, Sequence Pair, Corner Blo...

文档摘要

4.2.1 块布局表示（B-Tree, Sequence Pair, Corner Block List）在超大规模集成电路（VLSI）物理设计的浩瀚工程中，布局规划（Floorplanning）绝非一张草图、几条框线的简单排布——它是整个芯片物理实现的“地基”，是时序收敛的起点，是功耗与面积博弈的第一道战场，更是后续布线、时钟树综合、信号完整性分析能否顺利展开的决定性前提。而在这座地基的深处，真正支撑起所有高层决策的，不是直观的图形界面，而是三种精巧、抽象、却极具数学力量的块布局表示法（Block Placement Representation）：B-Tree、Sequence Pair 和 Corner Block List（CBL）。它们不画像素，却定义几何；