6.1 设计规则检查（DRC）与布局对原理图检查（LVS）

文档摘要

6.1 设计规则检查（DRC）与布局对原理图检查（LVS）在集成电路设计的浩瀚星图中，若将系统架构比作苍穹之上的星座，逻辑综合是星轨初成的引力编织，布局布线则是星辰落位的精密排布——那么，物理验证，便是那道不可逾越的“光年屏障”：它不参与创造，却裁定一切是否真实可造；它不定义功能，却守护所有功能得以兑现的物理根基。而在这道屏障的核心地带，矗立着两座相互印证、彼此校准的基石式检查——设计规则检查（DRC）与布局对原理图检查（LVS）。它们不是EDA流程末端的例行签字栏，而是贯穿物理实现全周期的“双生判官”：一个以制造工艺为律法，丈量几何形态的合法性；另一个以电路本体为圭臬，核验物理实现与逻辑意图的一致性。二者协同，构成从抽象逻辑到硅基现实之间最严苛、最精细、也最具哲学意味的“存在性证明”。