8.3.2 异构集成下的热力学与应力耦合分析

文档摘要

8.3.2 异构集成下的热力学与应力耦合分析在后摩尔时代，当晶体管微缩逼近物理极限，芯片设计的主战场早已悄然转移——从“如何塞进更多晶体管”，转向“如何让异构芯粒（chiplet）在同一个封装里活下来、跑起来、稳得住”。这不是简单的拼图游戏。当你把一块28nm I/O die、一块5nm compute die、一块硅光互连die、甚至一块嵌入式MEMS传感器die，通过混合键合（hybrid bonding）或微凸点（microbump）堆叠在2.5D/3D封装基板上时，你面对的已不是单一材料、单一工艺、单一热膨胀系数的均匀系统。