第 2 章 · 芯(一)：单芯片计算架构对比

第 2 章 · 芯(一)：单芯片计算架构对比

本章要回答的核心问题：一台 AI 超算的算力最终都落在一颗颗芯片上——NVIDIA 的 Blackwell GPU 和华为昇腾950 的 NPU，到底在计算范式、指令流水、算力口径上有什么本质不同？

章节摘要

算力集群的起点是一颗芯片。本章聚焦两大平台的计算核心：NVIDIA Blackwell 延续 GPU 的通用并行路线，以张量核心（Tensor Core）为加速主力并引入新一代 Transformer 引擎与更低精度的计算能力；华为昇腾950 则基于达芬奇架构，用 AI Core 内 Cube（立方量）单元、Vector（向量）单元、Scalar（标量）单元的协同来高效执行张量运算。本章先讲清"GPU 通用并行 vs NPU 专用张量"这条分野，再分别拆解两种架构的关键设计，最后落到"算力口径"——为什么不同厂商的算力数字不能直接相加。读完本章，你将能从计算范式层面理解两大平台"为什么会这样设计"。

学习目标

• 理解 GPU 与 NPU 在计算范式上的根本差异（SIMT 与数据流架构）。
• 掌握张量核心与 Cube/Vector 单元的工作原理。
• 辨析稠密、稀疏、不同精度下的算力口径，避免被峰值数字误导。

本章子章节关系

本章采用"先分野、后拆解、再辨析"的结构。第 2.1 节先立起两大架构的分野，让你知道它们各自的"基因"；第 2.2、2.3 节分别深入 Blackwell 与达芬奇架构，看它们如何把各自的基因落地为具体硬件；第 2.4 节则把视角拉回到"怎么看参数"，因为前两节的算力数字只有在统一口径下才有意义。四节共同回答"一颗 AI 芯片到底在算什么、怎么算"。

2.1 计算范式分野(GPU vs NPU) ←─ 基因层
        │
   ┌────┴────┐
   ▼         ▼
2.2 Blackwell  2.3 达芬奇架构   ←─ 落地层
   │              │
   └──────┬───────┘
          ▼
   2.4 算力口径辨析            ←─ 评判层
​

GPU SM 结构 vs NPU AI Core 结构

下面这张图把两大架构的核心计算单元并排画出来，是本章反复回看的对照图。需要强调的是，图为示意性质，重点表达"功能分区与数据流"，不反映具体晶体管布局。

<svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 940 470" font-family="Segoe UI, Microsoft YaHei, sans-serif">
  <rect width="940" height="470" fill="#0f172a" rx="12"/>
  <text x="470" y="32" text-anchor="middle" fill="#f8fafc" font-size="19" font-weight="bold">计算核心结构对照：GPU SM vs NPU AI Core</text>
  <line x1="470" y1="48" x2="470" y2="440" stroke="#334155" stroke-width="2" stroke-dasharray="6 5"/>

  <!-- 左：GPU SM -->
  <text x="235" y="74" text-anchor="middle" fill="#60a5fa" font-size="15" font-weight="bold">NVIDIA Blackwell · SM（流多处理器）</text>
  <rect x="50" y="88" width="370" height="330" rx="8" fill="#1e293b" stroke="#60a5fa"/>

  <rect x="66" y="104" width="338" height="46" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="235" y="124" text-anchor="middle" fill="#e2e8f0" font-size="12">指令调度 / Warp 调度器（SIMT）</text>
  <text x="235" y="140" text-anchor="middle" fill="#94a3b8" font-size="10">把线程组织成 Warp，分时调度</text>

  <rect x="66" y="160" width="160" height="50" rx="6" fill="#1e3a5f" stroke="#60a5fa"/>
  <text x="146" y="180" text-anchor="middle" fill="#e2e8f0" font-size="12" font-weight="bold">CUDA 核心</text>
  <text x="146" y="196" text-anchor="middle" fill="#94a3b8" font-size="10">标量/向量运算（通用）</text>

  <rect x="244" y="160" width="160" height="50" rx="6" fill="#1e3a5f" stroke="#60a5fa"/>
  <text x="324" y="180" text-anchor="middle" fill="#e2e8f0" font-size="12" font-weight="bold">张量核心 Tensor Core</text>
  <text x="324" y="196" text-anchor="middle" fill="#94a3b8" font-size="10">矩阵乘累加（AI 主力）</text>

  <rect x="66" y="220" width="338" height="44" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="235" y="240" text-anchor="middle" fill="#e2e8f0" font-size="12">Transformer 引擎（FP8/FP4 低精度加速）</text>
  <text x="235" y="256" text-anchor="middle" fill="#94a3b8" font-size="10">针对注意力/MLP 的专用数据通路</text>

  <rect x="66" y="274" width="338" height="40" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="235" y="299" text-anchor="middle" fill="#e2e8f0" font-size="12">寄存器文件 + 共享内存（L1）</text>

  <rect x="66" y="324" width="338" height="40" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="235" y="349" text-anchor="middle" fill="#e2e8f0" font-size="12">L2 缓存 → HBM（详见第 3 章）</text>

  <text x="235" y="392" text-anchor="middle" fill="#fbbf24" font-size="11" font-style="italic">通用并行：既算图形又算 AI，灵活但调度开销大</text>
  <text x="235" y="408" text-anchor="middle" fill="#fbbf24" font-size="11" font-style="italic">每个 SM 可独立跑一组 Warp，多个 SM 并行</text>

  <!-- 右：NPU AI Core -->
  <text x="705" y="74" text-anchor="middle" fill="#f87171" font-size="15" font-weight="bold">昇腾950 · AI Core（达芬奇架构）</text>
  <rect x="520" y="88" width="370" height="330" rx="8" fill="#1e293b" stroke="#f87171"/>

  <rect x="536" y="104" width="338" height="46" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="705" y="124" text-anchor="middle" fill="#e2e8f0" font-size="12">指令译码 / 取指仲裁（数据流驱动）</text>
  <text x="705" y="140" text-anchor="middle" fill="#94a3b8" font-size="10">Scalar 单元负责控制流与地址计算</text>

  <rect x="536" y="160" width="338" height="60" rx="6" fill="#3f1d1d" stroke="#f87171"/>
  <text x="705" y="180" text-anchor="middle" fill="#e2e8f0" font-size="12" font-weight="bold">Cube 单元（立方量）</text>
  <text x="705" y="196" text-anchor="middle" fill="#94a3b8" font-size="10">三维矩阵乘法引擎（AI 主力）</text>
  <text x="705" y="212" text-anchor="middle" fill="#94a3b8" font-size="10">一个周期完成一块矩阵乘累加</text>

  <rect x="536" y="228" width="338" height="44" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="705" y="248" text-anchor="middle" fill="#e2e8f0" font-size="12">Vector 单元（向量运算）</text>
  <text x="705" y="264" text-anchor="middle" fill="#94a3b8" font-size="10">激活函数、归一化、逐元素运算</text>

  <rect x="536" y="280" width="338" height="40" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="705" y="305" text-anchor="middle" fill="#e2e8f0" font-size="12">L1 缓冲 + L0 缓冲（L0A/L0B/L0C）</text>

  <rect x="536" y="330" width="338" height="40" rx="6" fill="#0f172a" stroke="#475569"/>
  <text x="705" y="355" text-anchor="middle" fill="#e2e8f0" font-size="12">L2 缓存 → HBM/DDR（详见第 3 章）</text>

  <text x="705" y="392" text-anchor="middle" fill="#fbbf24" font-size="11" font-style="italic">专用张量：为 AI 运算定制，数据流驱动</text>
  <text x="705" y="408" text-anchor="middle" fill="#fbbf24" font-size="11" font-style="italic">Cube/Vector/Scalar 三单元流水协同</text>
</svg>
​

💡 如何读这张图：左边 GPU 的 SM 是"一群 CUDA 核心里嵌了几颗张量核心"，本质是通用处理器里加了 AI 加速器；右边 NPU 的 AI Core 是"以 Cube 单元为中心"，通用算力反而是配角。这个"主辅倒置"就是两种架构的基因差异，第 2.1 节会展开。

本章导览

本支柱页是第 2 章的入口，正式内容由四个子章节展开：

• 子章节 2.1 · 计算范式分野：GPU 通用并行 vs NPU 专用张量：SIMT 与数据流架构的根本差异。
• 子章节 2.2 · Blackwell 架构与张量核心演进：SM 结构、Transformer 引擎、低精度计算。
• 子章节 2.3 · 达芬奇架构与昇腾 AI Core：Cube/Vector/Scalar 单元与指令流水。
• 子章节 2.4 · 算力口径辨析：稠密/稀疏、精度与实测有效算力：营销数字背后的真相。

建议按 2.1 → 2.2 → 2.3 → 2.4 顺序阅读，先建分野再拆细节，最后回到参数评判。

本章小结

• GPU 与 NPU 的根本分野在"通用并行 vs 专用张量"，前者灵活、后者高效，各有取舍。
• Blackwell 用张量核心 + Transformer 引擎把低精度矩阵乘做到极致；达芬奇用 Cube 单元把三维矩阵乘做成硬件原语。
• 算力数字只有在统一精度、统一稠密/稀疏口径下才能比较，峰值与有效值之间往往差好几倍。

本章关键词：Blackwell、达芬奇架构、张量核心、AI Core、Cube 单元、GPU vs NPU　上一篇：第 1 章　下一篇：第 3 章 · 芯(二)：内存子系统与带宽