文档摘要

4.4 动手实验：SystemVerilog 搭一颗最小 SoC 前三节讲的是"项目怎么跑"，本节亲手跑一遍。实验目标只有一个：用两百行左右的 SystemVerilog，从空目录搭出一颗有处理器桩、总线、存储、串口的最小 SoC，让它在仿真器里向控制台打出字符。这个实验是 CK770 台账的微缩模型——2.1 节的核与加速器、2.2 节的存储、2.3 节的互连事务，都会在这两百行里现出雏形。任何一个开源仿真器都能跑通本节全部代码。 会员。《4.4 动手实验：SystemVerilog搭一颗最小SoC》收录于灏天文库文集《SoC系统级芯片设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/770-soc%E7%B3%BB%E7%BB%9F%E7%BA%A7%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流