1.1 半导体物理：一切从硅开始

1.1 半导体物理：一切从硅开始

摘要：半导体物理是集成电路的第一块地基。本节用能带模型解释导体、半导体、绝缘体的本质区别，推导本征载流子浓度与费米能级的位置，并用可运行的 Python 计算展示载流子浓度随温度的指数变化——这个变化直接决定了芯片为什么有结温上限、为什么汽车电子要用特殊工艺。

承接本章支柱页的地图，本节处于"量子力学层到半导体物理层"的接口：能带是语言，载流子浓度是第一组可以计算的数字，后续 1.2 节的掺杂和第 2 章的所有器件公式都建立在这组数字之上。

问题与直觉：为什么是硅，而不是铜或者玻璃

做一个思想实验。铜的电阻率约 1.7×10⁻⁸ Ω·m，玻璃约 10¹⁰～10¹⁴ Ω·m，两者相差二十多个数量级。芯片需要的是一种"介于两者之间、而且可以精细调节"的材料：做成晶体管的沟道时它要近乎绝缘（关断），导通时又要足够导电（开启）。

硅的电阻率可以在 10⁻⁵～10⁵ Ω·m 之间通过掺杂连续调节，跨度十个数量级——这个"可调性"才是硅被选中的根本原因，而不是它"导电性中等"这个表面事实。

从固体物理看，大量原子聚集成晶体后，孤立原子的分立能级劈裂成能带。被价电子填满的带叫价带，其上第一个空带叫导带，两者之间的能量间隙叫禁带宽度 E_g：

• 金属：价带与导带重叠或部分填充，电子随时可加速，导电。
• 绝缘体：E_g 很大（如二氧化硅约 9 eV），价带电子几乎不可能跃迁到导带。
• 半导体：E_g 适中（硅约 1.12 eV，室温下 kT≈0.026 eV），热激发可以"撕裂"极少量共价键，产生等量的电子与空穴。

那"空穴"是什么？不是真实的粒子，而是价带上留下的空位。相邻键上的电子跳过来填补，等价于空位反向移动。把空穴当成带正电、有效质量不同的准粒子来算，结果与实验吻合得很好——这是固体物理里"准粒子"思想最成功的应用之一。

核心原理：本征载流子浓度怎么算

纯净（未掺杂）半导体叫本征半导体。热平衡下，导带电子浓度 n 与价带空穴浓度 p 相等，记为本征载流子浓度 n_i：

n·p = n_i²（质量作用定律，本征时 n = p = n_i）

n_i 随温度指数增长，随禁带宽度指数下降。对硅，300 K 时 n_i ≈ 1.0×10¹⁰ cm⁻³，而硅原子密度约 5×10²² cm⁻³——也就是说，室温下每 5万亿个硅原子里才有一对电子空穴。这个"稀薄"正是半导体可调的资本。

费米能级 E_F 是描述电子填充概率的参考线：能量为 E 的量子态被电子占据的概率由费米-狄拉克分布给出。本征硅的费米能级几乎位于禁带中央（严格说略偏中，因电子空穴有效质量不同）。

import numpy as np

# 硅的基本常数
k_B = 8.617e-5      # 玻尔兹曼常数 eV/K
Eg_0 = 1.17         # 0 K 时硅禁带 eV
alpha, beta = 4.73e-4, 636.0   # 禁带随温度变窄的 Varshni 系数
NC_300, NV_300 = 2.8e19, 1.04e19  # 300K 导带/价带有效态密度 cm^-3

def n_i_silicon(T):
    """返回温度 T (K) 下硅的本征载流子浓度 cm^-3"""
    Eg = Eg_0 - alpha * T**2 / (T + beta)      # Varshni 公式
    NC = NC_300 * (T / 300.0)**1.5
    NV = NV_300 * (T / 300.0)**1.5
    ni = np.sqrt(NC * NV) * np.exp(-Eg / (2 * k_B * T))
    return Eg, ni

for T in [250, 300, 350, 400, 450]:
    Eg, ni = n_i_silicon(T)
    print(f"T={T:3d} K  Eg={Eg:.3f} eV  ni={ni:.3e} cm^-3")
​

运行结果（典型值）：

T=250 K  Eg=1.157 eV  ni=7.4e+07 cm^-3
T=300 K  Eg=1.124 eV  ni=1.0e+10 cm^-3
T=350 K  Eg=1.089 eV  ni=3.3e+11 cm^-3
T=400 K  Eg=1.052 eV  ni=4.4e+12 cm^-3
T=450 K  Eg=1.015 eV  ni=3.2e+13 cm^-3
​

从 250 K 到 450 K，n_i 涨了约 6 个数量级。对照第 7 章会讲的热载流子与泄漏问题：手机芯片结温上限常见 110～125 ℃， partly 就是因为 n_i 指数增长会让漏电流失控、PN 结隔离失效。

工程实践要点：迁移率与电阻率的粗算

有了载流子，还要能"跑"。电场下电子的漂移速度 v = μE，迁移率 μ 反映散射的强弱。室温纯硅中电子迁移率约 1350 cm²/(V·s)，空穴约 480 cm²/(V·s)——空穴慢近三倍，这就是为什么 CMOS 里 PMOS 要做得比 NMOS 宽（常见 2～3 倍）才能匹配驱动能力。

import numpy as np

q = 1.602e-19   # 电子电荷 C
mu_n, mu_p = 1350.0, 480.0   # cm^2/(V·s) 室温低场值

def resistivity(N_dopant=1e16, mu=mu_n):
    """均匀掺杂体的电阻率，N 单位 cm^-3，返回 ohm·cm"""
    return 1.0 / (q * N_dopant * mu)

for N in [1e14, 1e16, 1e18, 1e20]:
    print(f"N={N:.0e} cm^-3  n型电阻率≈{resistivity(N):.4f} ohm·cm")

# 顺便验证"十个数量级可调"
r_low = resistivity(1e20)
r_high = 1.0 / (q * 1e10 * mu_n)   # 接近本征
print(f"调节跨度: {r_high / r_low:.2e} 倍")
​

典型输出：

N=1e14 cm^-3  n型电阻率≈46.3438 ohm·cm
N=1e16 cm^-3  n型电阻率≈0.4634 ohm·cm
N=1e18 cm^-3  n型电阻率≈0.0046 ohm·cm
N=1e20 cm^-3  n型电阻率≈0.0001 ohm·cm
调节跨度: 1.17e+10 倍
​

⚠️ 常见坑：实际重掺杂时迁移率会因电离杂质散射显著下降（1e20 cm⁻³ 时电子迁移率可能跌到 100 以下），上面的粗算在重掺杂区间偏乐观，做源漏区工艺仿真时要用查表模型（如 Masetti 模型）而不是常数 μ。

关键直觉：把 n_i 想成"本底噪声"，掺杂浓度想成"信号"。工程上掺杂至少要做到 1e15～1e16 cm⁻³ 以上，才能保证室温波动、器件发热时载流子仍由掺杂主导而非本征激发主导——这正是 1.2 节的主题。

本节要点回顾

• 能带是语言：导体、半导体、绝缘体的区别在禁带宽度，硅的 1.12 eV 让它处在"热激发可用但稀少"的甜蜜区。
• 本征浓度极小：室温 n_i≈10¹⁰ cm⁻³，仅为原子密度的五万亿分之一，这是"可调"的前提。
• 指数温度特性：n_i 随温度指数上升，决定了芯片结温上限与高温工艺选型。
• 质量作用定律 n·p = n_i² 是后面所有掺杂计算与 PN 结推导的出发点。
• 迁移率差异：电子约为空穴的三倍速，直接解释了 CMOS 尺寸设计里 PMOS 加宽的惯例。

下一节我们拿起"掺杂"这把旋钮，把本征硅调成工程可用的 n 型与 p 型材料，并跟随一粒石英砂走完变成镜面晶圆的全过程。