文档摘要

3.3 ADC与PLL：混合信号的桥梁 摘要：ADC 与 PLL 是混合信号芯片的两大台柱：前者把连续世界翻译成数字比特，后者为数字世界合成精准时钟。本节从采样与量化出发推导 SQNR 与"每倍带宽 1 bit"经验法则，比较闪速、逐次逼近、流水线与 Σ-Δ 四种架构的选择逻辑；再拆解 PLL 的四件套闭环，用 Python 计算环路带宽与抖动预算，最后给出一个音频 ADC 的完整选型案例。 会员。《3.3 ADC与PLL：混合信号的桥梁》收录于灏天文库文集《集成电路科学与工程》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/432-%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E7%A7%91%E5%AD%A6%E4%B8%8E%E5%B7%A5%E7%A8%8B

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流