文档摘要

6.3 从RTL到GDSII：数字后端之旅 摘要：后端是"把网表放进物理世界"的旅程。本节走完布局布线四阶段（规划、布局、时钟树、布线），讲时序约束如何像指挥棒一样驱动每一步；展开时序收敛的迭代循环与多模多角签核；用 Python 模拟时钟树综合的插入时延与偏斜权衡、以及拥塞对时序的恶化链，最后以一个真实收敛案例收官。 综合输出的网表只回答"有哪些门、怎么连"；后端要回答"门放在哪、线怎么走、时钟怎么到、寄生多少、时序过不过"。 会员。《6.3 从RTL到GDSII：数字后端之旅》收录于灏天文库文集《集成电路科学与工程》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/432-%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E7%A7%91%E5%AD%A6%E4%B8%8E%E5%B7%A5%E7%A8%8B

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流