第8章 系统收官：封装集成与应用

第8章 系统收官：封装集成与应用

章节摘要：裸片不能直接插进电路板，也不能独自完成任何用户可感知的功能——收官阶段把芯片变成系统。本章讲 SoC 与 ASIC 的平台化设计（IP 复用、片上互连、电源域）；混合信号系统的集成法则（数模分区、电源完整性的杀手——同步开关噪声）；以及芯片在通信与 AI 两大应用里的角色：基带与射频前端、加速器的算力-带宽-功耗三角。封装从保护壳进化成性能延伸件，Chiplet 与 2.5D/3D 集成登场。

学习目标

读完本章，你应当能够：

1. 描述一个典型 SoC 的模块组成与片上互连（总线/NoC）的组织方式。
2. 解释 IP 复用与工艺节点选择的经济学，说明"什么放先进节点、什么留成熟工艺"。
3. 说明同步开关噪声（SSN）的来源与去耦电容、电源域划分等对策。
4. 计算数据通信链路的香农容量与 AI 加速器的屋顶线（Roofline），判断瓶颈在算力还是带宽。
5. 解释倒装焊、2.5D 中介层、3D 堆叠（TSV/混合键合）的结构差异与适用场景。
6. 用"算力-带宽-功耗"三角分析一个典型 AI 加速器的规格取舍。

核心概念速览

一句话金句：单芯片时代的封装是"房子"，Chiplet 时代的封装是"城市"——集成方式本身成了定义产品性能的架构级决策。

系统收官的三大战场

子章节导航

• 8.1 SoC与ASIC：把系统装进芯片——IP 复用经济、片上互连、电源域与工艺节点选择的账本。
• 8.2 混合信号系统集成——数模同片的分区纪律、同步开关噪声与电源完整性、热与测试协同。
• 8.3 通信与AI芯片应用——基带与射频前端的分工、香农容量、AI 加速器的屋顶线分析与能耗指标。

子章节之间的逻辑关系

8.1 决定"放什么进芯片、用哪个工艺"；8.2 处理放进去之后"模拟与数字如何共处"；8.3 用两大应用场景检验前两节的决策——通信看带宽与链路预算，AI 看算力与访存。

   8.1 架构与经济 ──► 模块清单 工艺选择
        │  集成到同一衬底
        ▼
   8.2 物理共存 ──► 噪声 热 电源完整性
        │  面向应用验证
        ▼
   8.3 应用收官 ──► 通信链路 AI屋顶线
        ▼
   芯片走完诞生记 -> 第9章 下一代
​

前置知识与后续延伸

前置：第 3 章混合信号模块、第 4 章处理器与存储、第 5 章良率经济学、第 7 章测试与热设计。

延伸：本章的 Chiplet 经济学由第 9 章 3D 集成技术接力；AI 芯片的功耗困境也是第 9 章低功耗与存内计算的出发点。

学到什么程度算过关

系统级设计能力的试金石是算总账。过关的读者面对一个产品需求，应当能输出一张包含模块清单、工艺选择、功耗分配、带宽预算与封装方案的一页纸决策表，并且能对其中每一项说明放弃了什么。看到一颗商用芯片的拆解与规格，能用屋顶线和链路预算反推它的设计取舍，验证算力是否喂得饱、电源是否分得清。本章的两个分析工具，容量公式与屋顶线，都只有两三行公式，但值得在不同场景反复套用：从手机基带到边缘智能，参数变六个数量级，方法的骨架不变，这正是工程模型的价值所在。

最后给读者一个提示：本章的三节内容适合对照真实产品规格书阅读，拿任何一颗主流手机或数据中心芯片的公开资料，都能找到本章概念的现实投影，双向印证收效最好。