8.2 ARM：定长编码的移动基业

8.2 ARM：定长编码的移动基业

本节摘要：展厅二号展台。ARM 用最板正的定长编码与最开放的商业授权，把"低功耗"做成产业基业：手机全席、笔记本攻入、服务器登陆。本节看 AArch64 的编码细节、条件执行的兴衰、以及架构授权模式如何造就群雄并起。读完你应当能解释"ARM 为什么同时赢得能效与规模"，并说出它的编码风格对软件生态的真实影响。

展台二：条件执行的定长帝国

四把尺子给 ARM 画像：编码格式，A64 恒定四字节、字段板正；访存立场，Load/Store 纯血、弱序内存模型（第 6 章）；门禁体系，异常级别 EL0 到 EL3 一条龙、虚拟化原生化（7.3 节）；扩展方式，大版本演进加可选扩展（NEON、SVE、SME）。与 x86 最大的气质差异在编码：ARM 的指令字像印刷体——操作码、寄存器号、立即数各就各位，长度永不变化。手工编码一个样例（上一章的技能在此复用）：add x0, x1, x2 的编码是 0x8B020020，切字段：最高位 1 是 64 位标志，接着 00 01011 是寄存器加法大类，移位段填零，三个寄存器号依序落位。每个字段的位置在规范里查表即得——这就是定长产线的"排版印刷"品格（3.1 节）。

ARM 历史上最有个性的编码设计是条件执行：32 位时代（A32）每条指令开头的 4 位是条件码，任何指令都可以挂上"等于才执行"的条件。后果一体两面：规整代码里分支大量消失（预测失败风险随之降低），编码空间却被永久吃掉 16 格——936 个主组合里实际常用者寥寥。AArch64 果断收敛：条件执行退回分支指令本体，腾出的编码空间换成 31 个通用寄存器（x0 到 x30，零寄存器由常量填充的技巧实现）。这是一次教科书级的取舍复盘：**编码空间的分配要跟着工作负载的实测走，昨天的妙招可能是今天的包袱。**3.2 节"指令数量不重要、规律性重要"的论断，在此有了实锤。

编码剖面：立即数的预算与条件选择

展台二手工编码过寄存器型加法，这里把立即数型摆上解剖台。add x0, x1, #16 的编码是 0x91002020，展开：1001 0001 0000 0010 0000 0010 0000 0000。从高位往下切：第 31 位 sf=1 声明 64 位寄存器；大类 100010 表明这是立即数加法；shift 段 00；接下来的 12 位是立即数字段，装着 000000010000——十进制 16；随后两个 5 位段依序是第一源 x1 与目标 x0。值得盯住的是那个 12 位：A64 的算术立即数只有这么大，还要配上旋转与缩放修饰位来扩大表达范围——32 位固定预算下，三个 5 位寄存器号段、大类操作码与立即数字段彼此挤压，3.2 节"正交性是预算分配"的论断在这条指令里看得一清二楚。立即数不够用时编译器先往寄存器里装常量再运算——这也解释了 ARM64 汇编里 adrp 加 add 的两段式地址构造为何如此高频。

// 典型的 ARM64 常量构造与条件分支（objdump 风格）
adrp    x2, 0x900000            // 取页对齐的高位地址
add     x2, x2, #520            // 两段式拼出完整 64 位地址
add     x0, x1, #16             // 0x91002020：本节解剖的指令
cbz     w0, 0x840               // 为零则跳转：条件执行退役后的分支形态
csel    x3, x4, x5, eq          // 条件选择：按标志位在两寄存器里挑一个
​

条件执行退役后的续篇也在这段代码里：无分支编程的惯用法由条件选择指令 csel 承接——按条件标志在两个寄存器里挑一个写入目标，"用数据移动替代控制转移"的思路被直接做进了指令语义，上一节兴衰故事在这里收尾。

商业模式：指令集之外的第二引擎

ARM 的基业一半在编码，一半在商业模式。1990 年它从苹果、Acorn 与 VLSI 的合资起家，定下授权规则：架构授权允许厂商自研兼容内核（苹果的手机芯片与桌面芯片、高通的自研核都属此类），内核授权直接买现成设计（联发科们的常规操作），授权费加版税的双轨计费让 ARM 躺在每一颗出货芯片上收租。这个模式的飞轮效应惊人：授权者越多，生态越广；生态越广，新授权者越不敢缺席。飞轮之外也有摩擦：近年围绕"收购设计团队改造出的自研核算不算架构授权许可范围"的诉讼拉锯，正是"开放到哪一层"这条光谱上的现实争议——对照 8.3 节 RISC-V 的基金会治理，你能看到"开放"一词在不同商业体里的分量差别。能效起家的编码（简单解码、低功耗门控友好）乘上移动浪潮，装机量反哺工具链与软件库的成熟度——今天它靠同一套底座攻入笔记本与服务器（云厂商的自研 ARM 机型、桌面级自研芯片），靠的正是"每瓦性能"与"每美元性能"的双账本。

弱序内存模型（6.3 节的宪法差异）在 ARM 的故事里扮演了暗线角色：服务器与移动端的大规模 ARM 化，把在 x86 强序假设下潜伏多年的并发缺陷成批暴露——许多团队的"ARM 移植专项"本质是补 6.3 节的课。这条暗线提醒我们：指令集画像里最不起眼的那把尺（内存序），恰是迁移成本里最贵的那把。

容易踩的坑

第一个坑：把"ARM 是 RISC 所以更省电"当因果。能效优势的大头在实现（物理设计、门控时钟、异构大小核调度——性能核与能效核的搭配已成标配）与商业模式（多家厂商竞赛压价），编码的"RISC 性"贡献有限——x86 内部同样 RISC 化（5.1 节），两家后端早已殊途同归。第二个坑：混淆 A32 与 A64 的生态边界。AArch64 是一次近乎推倒重来的大版本（寄存器扩展、条件执行退场、指令集重排），32 位与 64 位指令不混编——移植老代码时的"重编译"是真重编译，不是重打包。第三个坑：忽视 Thumb 的存量。嵌入式与老固件世界里 16 位混合编码的 Thumb-2 仍是常客，反汇编器认不出 Thumb 模式会把 16 位指令错切成 32 位——逆向与分析嵌入式固件时先问编码模式。

本节要点回顾

• 四把尺子的 ARM 读数：定长板正编码、Load/Store 加弱序、EL 分级门禁、大版本加可选扩展。
• 条件执行的兴衰是编码空间分配的教科书案例：昨天的妙招（每指令可挂条件）变成今天的包袱（4 位永久租金）。
• 商业模式是第二引擎：架构授权与内核授权双轨，飞轮效应把能效优势滚成装机规模，再反哺生态成熟。
• 弱序内存模型是迁移的暗线成本：ARM 化的移植专项多半在补内存序的课。
• A64 与 A32 是断代式大版本，Thumb 存量仍在——分析前先问编码模式。