2.4.2 功耗优化机制（时钟门控、外设关闭）

文档摘要

2.4.2 功耗优化机制（时钟门控、外设关闭） 2.4.2 功耗优化机制（时钟门控、外设关闭）在嵌入式系统与低功耗SoC设计中，功耗并非一个可以事后补救的次要指标，而是贯穿芯片架构、电路实现到软件驱动全生命周期的核心约束条件。当晶体管密度逼近物理极限，静态功耗与动态功耗的博弈愈发激烈，工程师必须从每一纳焦耳的能量消耗中“抠”出效率。而在这场精细的能量管理战役中，时钟门控（Clock Gating）与外设关闭（Peripheral Power-down）构成了最基础、最有效、也最容易被误用的两把利刃。你是否曾疑惑：为何一段看似“空闲”的代码仍在悄悄吞噬电池？为何外设寄存器明明未被访问，电流却依然持续流动？答案往往藏在时钟树的枝桠间与电源域的开关处。