文集文档索引

• 8.2.2 硬件加密引擎（AES、TRNG）
• 8.2.3 侧信道攻击防护
• 8.3 新兴技术融合
• 8.3.1 MCU+AI（TinyML）边缘推理
• 8.3.2 无线MCU（BLE、LoRa、Zigbee集成）
• 8.3.3 RISC-V架构在MCU中的应用趋势
• 7.3.3 功耗-性能平衡策略
• 8. 生态系统与前沿拓展
• 8.1 开发社区与开源资源
• 8.1.1 Arduino、PlatformIO、Zephyr等生态
• 8.1.2 芯片厂商SDK与参考设计
• 8.2 安全与加密机制
• 8.2.1 安全启动与固件签名
• 7.2.1 看门狗定时器（WDT）原理与喂狗策略
• 7.2.2 Flash写保护与校验机制
• 7.2.3 软件陷阱与非法指令处理
• 7.3 性能优化与资源管理
• 7.3.1 代码大小与执行速度权衡
• 7.3.2 内存使用效率（静态 vs 动态分配）
• 7.2 可靠性与容错机制
• 6.3.3 内存管理与堆栈监控
• 7. 系统级设计与工程实践
• 7.1 硬件-软件协同设计
• 7.1.1 引脚复用与功能冲突规避
• 7.1.2 时序约束与外设资源分配
• 7.1.3 电磁兼容（EMC）与抗干扰设计
• 6.2 裸机编程模型
• 6.2.1 寄存器映射与位带操作
• 6.2.2 外设驱动封装（HAL/LL库）
• 6.2.3 轮询 vs 中断驱动编程范式
• 6.3 实时操作系统（RTOS）集成
• 6.3.1 任务调度与上下文切换
• 6.3.2 同步机制（信号量、互斥锁、消息队列）
• 5.3.2 执行时间约束与延迟敏感性
• 5.3.3 与主程序的数据交互机制（标志、队列）
• 6. 软件开发与调试体系
• 6.1 开发工具链
• 6.1.1 编译器（GCC、Keil、IAR）与优化选项
• 6.1.2 调试器（JTAG/SWD）与仿真器
• 6.1.3 集成开发环境（IDE）功能对比
• 5.1.1 中断源分类（外设、外部引脚、系统异常）
• 5.1.2 中断控制器（如NVIC）功能
• 5.2 中断优先级与嵌套
• 5.2.1 固定优先级 vs 可编程优先级
• 5.2.2 抢占与子优先级机制（ARM Cortex-M）
• 5.3 中断服务程序（ISR）设计
• 5.3.1 上下文保存与恢复
• 4.4.2 DAC：输出精度与缓冲控制
• 4.4.3 比较器与模拟开关
• 5. 中断与异常处理机制
• 5.1 中断系统架构
• 4.4 模拟外设
• 4.4.1 ADC：分辨率、采样率、参考电压、转换模式
• 4.3.3 实时时钟（RTC）与日历功能
• 4.2.1 UART/USART：帧格式、波特率生成、FIFO
• 4.2.2 SPI：主从模式、时钟相位/极性（CPOL/CPHA）
• 4.2.3 I²C：起始/停止条件、地址寻址、仲裁机制
• 4.2.4 CAN、USB、Ethernet（高级MCU支持）
• 4.3 定时器与计数器
• 4.3.1 基本定时器：计数、溢出中断