文档摘要

2.1 组合逻辑与数据通路 本节摘要：组合逻辑是"输入一变、输出立刻跟着变"的电路，不依赖时钟、不存储状态。本节围绕 Verilog 描述组合逻辑的两种方式—— 连续赋值与 组合块展开，讲清位宽、阻塞赋值与并发语义，最后给出一条区分组合与时序的判据。读完你能独立写出多路选择器、译码器、比较器等数据通路构件。 一句话先立规矩 数字电路只有两种基本逻辑：组合逻辑——输出只由当前输入决定，像一台没有记忆的机器；… 会员。《2.1 组合逻辑与数据通路》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流