文档摘要

2.2 时序逻辑与有限状态机 本节摘要：时序逻辑让电路"记住"历史——靠时钟沿触发、用触发器存状态。本节先建立时钟与复位的正确姿势，再写计数器与分频器热身，最后重点攻克有限状态机（FSM）：三种状态编码的取舍、三段式写法，以及 Moore 与 Mealy 的工程选择。读完你能独立写出带状态的数字系统骨架。 电路怎么"记住"昨天的事 组合逻辑没有记忆，这是它最大的短板。 会员。《2.2 时序逻辑与有限状态机》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流