2.1.1.1 可综合子集与仿真子集的区分

文档摘要

2.1.1.1 可综合子集与仿真子集的区分 2.1.1.1 可综合子集与仿真子集的区分：从“波形完美”到“硅片失效”的陷阱跨越在数字集成电路设计的漫长链条中，最令人沮丧的时刻莫过于仿真波形完美无瑕，综合报告绿灯通行，然而当芯片回片上电的那一刻，系统却陷入诡异的死锁或数据错乱。这种“仿真与综合不一致”的噩梦，往往根源在于工程师模糊了 Verilog HDL 与 SystemVerilog 中可综合子集与仿真子集的边界。语言标准 IEEE 1364 与 IEEE 1800 定义了庞大的语法集合，但能够被综合工具转化为物理门电路的只是其中的一个真子集。许多语法结构专为验证环境设计，用于模拟时间行为或注入故障，它们在仿真器的事件驱动内核中运行良好，却在综合工具的布尔逻辑映射中不知所踪。