文档摘要

6.2 AXI 总线协议 本节摘要：AXI（Advanced eXtensible Interface）是 ARM 定制的片上总线协议，也是 SoC FPGA 里 PS 与 PL 通信的"官方语言"。本节讲透 AXI 的通信模型：主从关系、读写通道分离、VALID/READY 握手，以及 AXI4、AXI4-Lite、AXI4-Stream 三种接口的分工。读完你能看懂 AXI 接口的信号，理解它为什么能支撑高速传输。 会员。《6.2 AXI 总线协议》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流