文档摘要

5.1 高速串行收发器：SerDes 本节摘要：SerDes（Serializer/Deserializer）是 FPGA 芯片边缘的高速串行收发器，一对差分线就能跑到数 Gbps。本节先讲清"并行转串行"的历史必然（信号完整性的账），再拆解收发器的内部链路（PCS/PMA 分层、时钟数据恢复、均衡），最后用一个回环测试带你走完例化、配置、验证的完整流程。 会员。《5.1 高速串行收发器：SerDes》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流