文档摘要

5.2 外部存储接口：DDR 本节摘要：当图像帧、网络包这类数据量超过片内 BRAM 容量，就需要给 FPGA 挂上外部存储——主流选择是 DDR SDRAM。本节讲清 DDR 控制器要伺候的三件大事：时序训练（找对采样点）、突发传输（一次搬一大块）、周期刷新（防电荷泄漏），并给出带宽计算方法与存储控制器 IP 的选型要点。 会员。《5.2 外部存储接口：DDR》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流