3.1 高速信号的EMC效应
3.1 高速信号的 EMC 效应
本节摘要：SOURCE 3.1：EMI 不是故障，而是高速系统在非理想通道下的「声学余响」；抑制 = 为脉冲建静音室。
故障场景：PCIe Gen4 眼图合格但 RE 在 2.4 GHz 超标（续）
振铃引入间隔 1/(2\tau) 的离散谱线，走线物理长度 决定超标频点。同一 FPGA，不同板厂布局可能在完全不同频率失败。
该案例的整改过程非常有代表性：眼图在 10^-12 BER 下完美闭合，但预测试发现 2.4 GHz 处 RE 超限 7 dB。近场扫描把热点定位到一段 3.2 cm 的 PCIe 接收侧走线——其末端存在一个未端接的过孔 stub，stub 长度约 2.5 mm，对应的 \lambda/4 谐振频率恰好落在 2.4 GHz 附近。把 stub 背钻到信号层后，2.4 GHz 尖峰消失，余量恢复到 5 dB。结论：SI 的「隐性缺陷」（stub、反射、振铃）正是 EMC 的「显性尖峰」，两者必须联合排查。
一、反射与振铃
反射系数 \Gamma=(Z_L-Z_0)/(Z_L+Z_0)。未端接输入电容、过孔 stub、参考平面缺失都会 \Gamma\ne 0。振铃是 谐波倍增器。
反射在时域表现为过冲、下冲与振铃，在频域表现为周期谱线。振铃频率由来回反射路径决定：f_{ring}=1/(2\tau)，其中 \tau 为单程传播时延。以 FR4 中 6 mil 微带线（v\approx 5.9\,\text{in/ns}）为例，10 cm 走线单程时延约 0.67 ns，对应振铃基频约 750 MHz——直接落在 CISPR 考核区间。
# 反射系数与振铃频率估算 def gamma(zl, z0): return (zl - z0) / (zl + z0) def ring_freq_mhz(length_in: float, vf: float = 0.6) -> float: c_in_ns = 11.8 # 光速 in/ns v = c_in_ns * vf t = length_in / v # 单程时延 ns return 1000 / (2 * t) # MHz # 50Ω 系统、末端未端接（ZL→∞ 近似 ZL=1e6） print("Γ(开路) =", gamma(1e6, 50), "| Γ(短路) =", gamma(0, 50)) for L in [2.0, 5.0, 10.0, 20.0]: print(f"走线 {L:>4.0f} cm → 振铃基频 ≈ {ring_freq_mhz(L * 0.3937):6.0f} MHz")
值得注意的是，振铃基频只是「主峰」，实际频谱还包含奇次谐波（2.25 GHz、3.75 GHz…），任一谐波与标准限值曲线交点处都可能成为超标点。因此走线长度本身就是一个 EMC 参数：同样是 100 MHz 时钟，10 cm 走线与 20 cm 走线的超标频点完全不同。
二、差分对的 EMC 优势
共模抑制比 CMRR 将外部场耦合转为可抵消的共模分量；但 长度/相位失配 会把差模转成共模辐射。医疗植入级 PCB 靠走线匹配而非屏蔽罩（SOURCE：FDA 10 V/m 要求）。
差分对的价值建立在两个前提上：几何对称与参考连续。一旦 P/N 两线长度差超过边沿对应的空间长度（如 tr=100 ps 时约 15 mm），或两线间距在过孔处被拉开，共模转换系数就会显著上升。评估指标是 S_{cc21}（差模转共模），设计中常用「差分对间距 ≤ 3×线宽、长度差 ≤ 5 mil、等长段内不打孔」作为默认约束。
| 现象 | 时域信号 | 频域/EMC |
|---|---|---|
| 阻抗失配 | 过冲/振铃 | 窄带谐振峰 |
| stub | 台阶/反射 | 特定 f=1/(4\tau_{stub}) |
| 跨分割 | 共模凸起 | 150 MHz–1 GHz RE |
| 差分失配 | 差分转共模 | 宽频共模辐射 |
| 平面谐振 | 电压纹波 | 谐振频点尖峰 |
三、带宽—谐波—标准的联动
把 1.2 节的带宽公式扩展到「哪些谐波在考核频段」，是高速 EMC 分析的基本功：
def effective_bw_ghz(tr_ns: float) -> float: return 0.35 / tr_ns def harmonics_in_range(freq_mhz: float, f_lo: float, f_hi: float, max_n=40): out = [] for n in range(1, max_n + 1): f = freq_mhz * n if f_lo <= f <= f_hi: out.append((n, f)) return out print("PCIe Gen4 (tr≈28ps) 有效带宽:", round(effective_bw_ghz(0.028), 1), "GHz") print("100MHz 时钟谐波落入 30-1000MHz:", harmonics_in_range(100, 30, 1000))
这类计算说明：任何周期性信号都会在考核频段留下多个谐波候选点，设计目标不是「消除谐波」（物理上不可能），而是通过端接、匹配、缩环路把每个谐波的能量压到限值以下。端接电阻、串阻、AC 端接的选择，本质上是在能量与信号质量之间做折中。
⚠️ 常见坑：只端接不看 stub 长度——mm 级 stub 在 5G+ 即致命。
💡 关键直觉：EMC 频点往往是 板级几何指纹，不是芯片 datasheets 能预测的。
四、信号完整性参数与 EMC 的对应表
| SI 参数 | 含义 | EMC 表现 | 治理手段 |
|---|---|---|---|
| 反射系数 Γ | 阻抗不连续 | 窄带尖峰 | 端接、阻抗匹配 |
| 振铃频率 | 走线/过孔谐振 | 奇次谐波谱线 | 缩短 stub、加串阻 |
| 串扰系数 | 相邻线耦合 | 邻近频段噪声 | 3W、包地、分层隔离 |
| 共模转换 Scc21 | 差分失衡 | 电缆共模辐射 | 等长、对称、连续参考 |
| 地弹/SSN | 平面电感 | 宽带底噪抬升 | 去耦、减电感 |
把这张表贴在调试工位上，遇到「不知道先查什么」时按行自上而下排查，能覆盖约八成的高速 EMC 问题。
四、端接策略与串阻的 EMC 作用
端接不仅是 SI 工具，也是 EMC 工具——它把反射能量「消耗」掉而不是任其在板内来回振荡。四种常见端接的适用性与 EMC 效果：
| 端接方式 | 原理 | 适用 | EMC 效果 |
|---|---|---|---|
| 并联到地 | ZL=Z0 | 单端低速 | 强，但直流功耗大 |
| 戴维南 | 双电阻分压 | 单端中速 | 强，功耗较高 |
| AC 端接 | 串联 R+C | 高速单端 | 强，阻直流通交流 |
| 串阻 Rs | 源端匹配 | 时钟/数据 | 中，可展缓边沿 |
串阻（Rs）的边沿展缓作用常被忽视：在驱动端串入 22–33 Ω，等于与输出阻抗分压，等效边沿变缓，谐波能量整体下移。以 100 MHz 时钟为例，边沿从 1 ns 缓到 2 ns，三次谐波（300 MHz）处能量约下降 6–10 dB——这可能直接决定该频点是否超限。代价是时序裕量缩小，须在 SI 仿真的前提下使用。
# 串阻对边沿的展缓效果（RC 模型） def edge_slow(rs_ohm, c_load_pf, tr_org_ns): # 近似：tr ≈ 2.2 * (Rs+Rout) * C r_total = rs_ohm + 17 # 典型 CMOS 输出阻抗 17Ω tr_new_ns = 2.2 * r_total * c_load_pf * 1e-12 * 1e9 print(f"Rs={rs_ohm:>2} Ω, C={c_load_pf:>3} pF → tr ≈ {tr_new_ns:5.2f} ns (原 {tr_org_ns} ns)") return tr_new_ns edge_slow(0, 8, 0.5) edge_slow(22, 8, 0.5) edge_slow(33, 8, 0.5)
五、高速接口的 EMC 排查顺序
当一块高速板 RE 超标，建议按以下顺序排查，每步都有明确的数据抓手：
- 频点定级：把超标频点除以基频得到谐波次数，推断源头信号类型（时钟/数据/电源开关）;
- 近场定位：用探头沿可疑信号扫描，标记热点，对照叠层图确认其参考平面状态；
- 时域确认：示波器测热点信号边沿，与带宽公式对照，确认谐波能量来源；
- 单变量整改：先改「几何」类（stub 背钻、加回流 via、缩短走线），再改「网络」类（端接、串阻），最后才考虑滤波与屏蔽；
- 复测归零：每次改动后重测，把「频率—位置—改动—效果」记录成表，形成该板的 EMC 档案。
这条顺序也适用于第 4、5 章的所有场景，只是具体手段会替换为布局、滤波与屏蔽。
要点速记
- BW≈0.35/tr 划定与标准的重叠区，边沿越快考核频段越宽；
- 振铃把时域反射变成频域尖峰，走线长度决定尖峰位置；
- 差分优势依赖严格对称与连续参考，失配即共模；
- stub 是高速设计的隐形杀手，背钻/减短优先于加滤波；
- SI 参数与 EMC 表现一一对应，联合仿真与联合调试是正道。