3.1.3 差分信号的平衡性对共模辐射的影响

文档摘要

3.1.3 差分信号的平衡性对共模辐射的影响差分信号的平衡性对共模辐射的影响——一线工程师手记：从理论失配到PCB实测收敛的全链路实践你有没有在高速SerDes链路调试中，突然发现3.5 GHz附近EMI测试峰值超标2.7 dB，而眼图、BER、SSN均完美无瑕？你是否在四层板上布完一对10 Gbps PCIe Gen3差分对后，EMC实验室反馈“共模电流探头在450 MHz处测得186 mA·mm辐射强度”，但仿真报告里共模抑制比（CMRR）标称值高达42 dB？你是否曾反复修改终端电阻容差、调整布线长度匹配度、甚至更换了三款不同厂商的驱动器，却始终无法将辐射降低到CISPR 22 Class B限值之下？