文集文档索引

• 8.3.2 企业内部EMC设计规范的动态迭代
• 8.1 设计核查表（Checklist）的建立
• 8.1.1 方案阶段的风险评估
• 8.1.2 布线完成后的自动化规则检查（ERC/DRC）
• 8.2 协同设计体系
• 8.2.1 结构件（机壳）与PCB的搭接设计
• 8.2.2 线束布局与PCB接口的系统级仿真
• 8.3 持续改进与案例库
• 8.3.1 典型失效案例分析（Case Studies）
• 第八章：EMC设计管理与最佳实践流程
• 7.2 功率电子与高压PCB设计
• 7.2.1 宽禁带半导体（GaN/SiC）高dv/dt下的EMI挑战
• 7.2.2 电气间隙（Clearance）与爬电距离（Creepage）的合规性
• 7.3 高密度互连（HDI）与先进封装中的EMC
• 7.3.1 盲埋孔技术对回流路径的影响
• 7.3.2 系统级封装（SiP）内的电磁兼容问题
• 第七章：复杂系统与新兴领域中的高级EMC挑战
• 7.1 射频（RF）与混合信号PCB设计
• 7.1.1 收发机链路的隔离度设计
• 7.1.2 保护环（Guard Ring）与屏蔽过孔阵列
• 6.2.1 传导发射（CE）与辐射发射（RE）测试限值
• 6.2.2 传导敏感度（CS）与辐射敏感度（RS）抗扰度要求
• 6.2.3 静电放电（ESD）与雷击浪涌（Surge）测试规范
• 6.3 现场诊断与整改（Debugging）
• 6.3.1 近场探头（Near-field Probe）定位干扰源
• 6.3.2 频谱分析仪在故障排除中的应用
• 6.3.3 排除法与替换法在系统级整改中的逻辑
• 5.3.1 扩频时钟（SSC）技术减小峰值辐射
• 5.3.2 驱动能力（Slew Rate）控制以降低高频分量
• 第六章：PCB EMC仿真、测量与诊断
• 6.1 电磁仿真工具链（EDA Simulation）
• 6.1.1 前仿真（Pre-layout）：拓扑结构与层叠评估
• 6.1.2 后仿真（Post-layout）：全板级辐射与传导预测
• 6.1.3 常用工具分析（ANSYS HFSS/SIwave, CST, HyperLynx）
• 6.2 标准化测试与合规性
• 5.1.1 低通滤波器（LPF）在电源与信号线的配置
• 5.1.2 共模电感（Common Mode Choke）的工作原理与选型
• 5.1.3 磁珠（Ferrite Bead）在高频噪声抑制中的耗散作用
• 5.2 屏蔽（Shielding）技术实施
• 5.2.1 板级屏蔽罩（Shielding Can）的接地与开孔补偿
• 5.2.2 电缆屏蔽层的单端与双端接地争论及其适用场景
• 5.3 关键器件的特殊处理
• 4.1 滤波（Filtering）技术应用
• 4.2.1 回流路径（Return Path）最小化原则
• 4.2.2 3W原则与走线间距对串扰的控制
• 4.2.3 拐角处理：45度角、圆弧角对阻抗连续性的影响
• 4.2.4 过孔（Via）数量控制及其寄生参数效应
• 4.3 接口电路的“净区”设计
• 4.3.1 外部线缆接口的静电（ESD）与浪涌保护
• 4.3.2 隔离变压器与光耦的物理断口处理
• 第五章：硬件级的电磁干扰抑制技术
• 3.2.3 平面电容效应：利用高频下的板间电容
• 3.2.4 电源层/地层对的边缘辐射与20H原则
• 第四章：关键布局（Placement）与布线（Routing）工艺
• 4.1 功能分区（Partitioning）策略
• 4.1.1 模拟、数字、功率、接口电路的物理隔离
• 4.1.2 敏感元器件（如晶振）的特殊防护布局
• 4.2 关键走线规则
• 第三章：信号完整性（SI）与电源完整性（PI）协同设计
• 3.1 高速信号的EMC效应