3.2.3 平面电容效应：利用高频下的板间电容

文档摘要

3.2.3 平面电容效应：利用高频下的板间电容在高速数字系统中，当信号边沿陡峭到皮秒量级、供电电流瞬态变化率 $ di/dt $ 超过 $ 10^5 \,\text{A/s} $，而电源引脚的封装电感动辄达 $ 0.3\,\text{nH} $ 以上时——一个常被忽略却致命的事实悄然浮现：芯片真正“喝到”的电压，并非来自VRM输出端，而是来自它脚下那两片紧贴的铜箔之间。这不是比喻，是麦克斯韦方程组在PCB叠层中写下的硬约束；这不是权宜之计，而是高频PDN设计的物理锚点；这更不是可有可无的“寄生效应”，而是我们主动调用、精密调控、工程化部署的平面电容（Plane Capacitance）。你或许见过这样的场景：某款12nm AI加速器在2.