5.1 滤波（Filtering）技术应用

5.1 滤波（Filtering）技术应用

本节摘要：SOURCE 5.1（原 4.1 节）：LC/π/T 网络在板级与 I/O 上的插入损耗与布局要点。

故障场景：加 100 nF 后 CE 仍超标

单电容在 >500 MHz 等效 ESL 主导，阻抗反升。须 多级滤波：10 μF + 100 nF + ferrite，并缩短回路。

该场景还原：工程师在某电源入口加了一颗 100 nF 0402 电容，期望抑制传导噪声，结果 200–500 MHz 段几乎无改善。原因是电容的等效串联电感（焊盘+过孔约 0.6 nH）使其自谐振频率只有约 20 MHz，500 MHz 时该电容呈现约 1.9 Ω 的感抗——不仅不滤除噪声，反而为高频噪声提供了低阻通路。改为「10 μF + 100 nF + ferrite」三级滤波后，每级负责一个频段，总插入损耗在考核频段提升 25 dB 以上，CE 通过。核心教训：滤波器的性能由「元件阻抗随频率的行为」决定，不是由标称容值决定。

一、拓扑选择

拓扑选择依据是源阻抗与负载阻抗：

• 源阻低、负载阻低（如电源入口）：用 π 网络（C-L-C），两端电容分别对地低阻、中间电感阻断串扰；
• 源阻高（如信号源内阻大）：用 T 网络（L-C-L），两个电感分别面向高阻源与高阻负载；
• 源阻与负载都不确定：先测阻抗谱再定，或退化为「choke + 单电容」的简化形态。

π 网络的插入损耗设计遵循「电感阻断、电容旁路」原则，元件顺序（先 C 还是先 L）取决于哪端是噪声源：噪声源一侧先放电容旁路，再用电感隔离。

二、截止频率与插入损耗计算

import math

def lc_cutoff_hz(l_uh: float, c_nf: float) -> float:
    """LC 滤波截止频率"""
    return 1 / (2 * math.pi * math.sqrt(l_uh * 1e-6 * c_nf * 1e-9)) / 1e6

def insertion_loss_db(f_mhz: float, l_uh: float, c_nf: float) -> float:
    """二阶低通在 f 处的理想衰减近似（远离截止后 -40dB/dec）"""
    f0 = lc_cutoff_hz(l_uh, c_nf)
    if f_mhz <= f0:
        return 0.0
    return 40 * math.log10(f_mhz / f0)

for c in [10, 47, 100]:
    f0 = lc_cutoff_hz(10, c)
    print(f"L=10µH C={c:>3}nF → fc={f0:6.1f}kHz, @10MHz IL={insertion_loss_db(10, 10, c):5.1f}dB")
​

插入损耗的估算揭示了一个重要事实：二阶滤波的衰减斜率只有 -40 dB/dec。要抑制 100 kHz 处的开关谐波，若截止频率设在 10 kHz，那么在 100 kHz 处仅有约 40 dB 衰减——如果谐波余量需要 60 dB，就必须提高阶数（三级/四级）或把截止频率再压低，而后者会牺牲信号带宽与瞬态响应。

三、元件选择与布局

布局上坚持「滤波元件串在噪声通路上、电容就近接参考地」两条铁律：

• π 滤波的两个电容尽量靠近电感的两个端点，接地脚各用独立 GND via 直接下到参考平面；
• ferrite bead 应靠近噪声源（如 DC-DC 输出），且其直流路径上的压降要纳入电源裕量核算；
• I/O 滤波按第 4 章净区规则放在 connector 与保护器件之后。

# ferrite 直流压降估算
def ferrite_drop_r(imax_a, r_ohm):
    return imax_a * r_ohm

for r in [0.05, 0.1, 0.2]:
    print(f"DCR={r:>4.2f}Ω @2A → 压降 {ferrite_drop_r(2, r)*1000:.0f} mV")
​

四、共模与差模的区分与对应滤波

滤波设计的第一步永远是判别噪声形态——共模与差模的滤波器件完全不同，用错拓扑等于白滤：

判定方法：把电流探头分别按「两线同向穿过」「两线反向穿过」两种接法测量，同向接法读数大说明共模为主，反向接法读数大说明差模为主。另一个间接信号是频点分布——开关频率基频处差模强，谐波段常转为共模主导。

# 共模扼流圈选型：目标频段 100kHz-100MHz，阻抗≥某值
def choke_choice(freq_khz, z_required_ohm):
    # 选额定阻抗在目标频段 ≥ 需求值的型号（供应商数据表为准）
    print(f"目标 {freq_khz} kHz 需 ≥ {z_required_ohm} Ω 共模阻抗")
    print("推荐: 0603/0805 封装，额定 90-120Ω@100MHz，高频段看插损曲线")

choke_choice(100, 90)
​

差模滤波与共模滤波的分工：差模滤波器（LC/π）负责抑制信号线对之间的噪声，共模扼流圈负责抑制两线对地的同向电流。一条 USB 线的传导整改通常两者都要：π 网络压差模、choke 压共模，且 TVS 管还要兜住 ESD。三者按净区顺序串联时，各自的接地/安装要点都不能偷工。

五、滤波器的频率规划与实测验证

滤波器设计完成后，需在样机阶段用「插入损耗实测」验证设计目标：

实测偏差的常见来源：元件实际阻抗谱与数据手册不符、接地过孔电感过大、PCB 走线寄生参数、温度漂移。因此滤波设计不能只算标称值，必须为每级留出 ≥6 dB 的设计裕量，并把「实测—设计」偏差归档为下次选型的经验输入。

⚠️ 常见坑：π 滤波 L 选太小饱和——大负载下滤波短路失效。

💡 关键直觉：滤波器 effectiveness = 元件值 × 布局质量。

温故知新

• 宽带 CE 必须多级、宽频布局，单电容无法覆盖宽频；
• ferrite 看饱和电流与 DC R，大电流支路必须核算压降；
• π 滤波 L/C 顺序决定源阻抗匹配，先测阻抗再定拓扑；
• 截止频率每压低一个十倍频程，带内代价是可用带宽与瞬态响应；
• 元件标称值 ≠ 实际阻抗行为，SRF/ESL/ESR 才是设计输入。