8.1.2 布线完成后的自动化规则检查（ERC/DRC）

文档摘要

8.1.2 布线完成后的自动化规则检查（ERC/DRC）在PCB设计的浩瀚工程宇宙中，布线完成的那一刻，往往被工程师们称为“黎明前最深的寂静”——所有走线已然就位，网络飞线尽数消失，3D视图旋转流畅，热仿真初看无虞。然而，这表面的宁静之下，却潜伏着数十种可能在量产阶段才猝然爆发的隐性危机：一条0.15 mm宽的电源线穿越了高精度ADC模拟地平面的狭小缝隙，诱发12-bit采样中持续存在的0.8 LSB周期性偏移；一对差分时钟线在BGA扇出区意外交换了P/N极性，导致SerDes链路在-40℃冷凝环境下握手失败率骤升至97%；更隐蔽的是，某处0402封装的去耦电容焊盘与相邻GND过孔仅相距6.