2.3.1.1 同槽位数据交换

文档摘要

2.3.1.1 同槽位数据交换 2.3.1.1 同槽位数据交换：当“零跳线”成为性能瓶颈时，我们如何让FPGA逻辑自己学会“侧身让道”？你有没有试过，在一块高端多核SoC-FPGA异构板卡上，把两个高速DMA通道配置在同一个物理槽位（slot）里——比如Xilinx Versal ACAP的PL端一个SLR（Super Logic Region）内，或Intel Agilex的HPS-EMIF耦合区中——然后发现，明明没走跨SLR布线、没碰PCIe根复合体、甚至没触发AXI地址译码冲突，吞吐量却卡死在理论带宽的63%？