2.2.2 缓存友好性设计

文档摘要

2.2.2 缓存友好性设计缓存友好性设计，不是一句挂在嘴边的性能优化口号，也不是编译器自动施舍的恩惠。它是内存管理在物理硬件约束下最锋利的那把手术刀——切开的是数据与指令在CPU缓存层级中流动的混沌，缝合的是L1d、L2、LLC之间因空间局部性崩塌而撕裂的性能伤口。当你的程序在DDR5通道上奔涌如江，却在32KB的L1数据缓存里频频撞墙；当输出的悄然越过8.5%，你就已经站在了缓存友好性的临界点上：再往前一步，是纳秒级延迟的温柔乡；退后半步，便是百纳秒级主存访问的惊涛骇浪。我们不谈“应该关注缓存”，我们要拆开Intel Core i9-14900K的微架构手册第4.