第四章：FinFET 下的电路设计挑战与 EDA 变革

文档摘要

第四章：FinFET 下的电路设计挑战与 EDA 变革第四章：FinFET 下的电路设计挑战与 EDA 变革 ——当晶体管从平面走向立体，设计范式如何重构？我们曾习惯于将MOSFET想象成一扇门：栅极是开关手柄，沟道是门下通道，源漏是两侧走廊。电压施加于栅极，便如推门启闭，载流子鱼贯而过，逻辑由此流动，计算悄然发生。这一隐喻在平面CMOS时代坚如磐石——沟道宽度 $W$ 是连续可调的模拟旋钮，寄生电容是平缓渐变的背景音，工艺波动是远山薄雾，朦胧却可忽略。然而，当晶体管尺寸滑向22纳米节点，物理定律骤然收紧缰绳：短沟道效应如潮水般漫过栅极控制边界，漏电流在关断态轰鸣奔涌，亚阈值摆幅（SS）逼近60 mV/dec的玻尔兹曼极限，传统平面结构已然触到性能与功耗的“悬崖边缘”。