4.2.2 寄生电阻：源漏扩展区电阻与接触电阻优化

文档摘要

4.2.2 寄生电阻：源漏扩展区电阻与接触电阻优化在2023年Q4的一次12nm FinFET工艺节点的SRAM宏单元性能回片分析中，我们遭遇了一个令人窒息的“哑火”现象：版图完全合规，DRC/LVS全过，静态时序分析（STA）在典型角（typical corner）下margin高达+18%，但实测芯片在0.75V、85℃环境下，读取延迟骤增42%，写入失败率跳变至37%——而这一切，竟源于一个被EDA工具标记为“negligible”的寄生电阻：源漏扩展区（SDE）与金属接触孔（Contact）之间那不到20nm宽、却横跨整个有源区边缘的硅化物-多晶硅过渡界面。这不是模型误差，不是仿真疏漏，而是一场真实世界对理想化建模范式的当头棒喝。