7.2 用户定义原语（UDP：primitive/table）

文档摘要

7.2 用户定义原语（UDP：primitive/table）在数字电路设计的宏大叙事中，Verilog 从来不只是语法的堆砌，而是一套分层抽象的哲学体系——它既允许我们站在行为级高处俯瞰系统全貌，也容许我们沉潜至晶体管边缘触摸物理真实。当我们在第7章“门级与基本原语建模”中驻足，便已悄然跨过RTL（寄存器传输级）那道温润的门槛，步入一个更接近硅基本质的领域：这里没有always块的时序调度，没有assign语句的隐式连续赋值，只有信号电平的瞬时响应、门延迟的确定性传播，以及——最富张力的一环——用户定义原语（User-Defined Primitive, UDP）所赋予的设计者以“造字权”。 UDP不是语法糖，不是宏替换，亦非参数化模块的变体；