文档摘要

3.1 进程敏感表与信号赋值 本节摘要：进程是 VHDL 并发世界的核心引擎，敏感表决定它何时被唤醒，信号赋值的 delta 周期决定新值何时可见。本节讲透事件驱动仿真的运转机制，给出敏感表配平法则，并用两个对照实验固化"信号赋值非即时生效"的认知。 从一个问题开始：进程到底什么时候跑 把第 1 章那个 LED 设计里的进程单独拎出来看： 括号里的 是敏感表。 会员。《3.1 进程敏感表与信号赋值》收录于灏天文库文集《VHDL》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/827-vhdl

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流