8.2.2 静态时序分析（STA）：Setup/Hold

文档摘要

8.2.2 静态时序分析（STA）：Setup/Hold 在数字电路的世界里，时间不是抽象的哲学概念，而是可测量、可建模、可裁剪的物理量——它以皮秒（ps）为单位流淌在硅片沟道之间，以纳秒（ns）为尺度决定着整个芯片能否稳定运行。当一个寄存器在时钟上升沿采样数据时，它并不“信任”前一拍传来的信号；它只相信：该信号必须提前足够久到达（Setup），又不能太早离开（Hold）。这看似简单的两个不等式，却是现代超大规模集成电路（VLSI）中数以亿计时序路径得以收敛的基石。而支撑这一信念的，正是静态时序分析（Static Timing Analysis, STA）——它不依赖仿真激励，不运行任何测试向量，却能穷尽所有组合路径，在门级网表上完成对Setup与Hold边界的精确刻画。