7.1 DAC：电阻串与电容阵列的对照

7.1 DAC：两种载体，两种匹配哲学

本节摘要：DAC把数字码翻译成模拟量，翻译质量由失调、增益误差、INL（积分非线性，最大偏离直线的LSB数）、DNL（微分非线性，相邻码的步进误差）与毛刺共同描述。两大载体对照：电阻串DAC每码一段电阻，天然保证单调性、速度中等；电容阵列DAC匹配精度高（比值可校准）、静态功耗近零，是SAR ADC的内核；高速领域电流舵DAC用匹配电流源阵列换速度，代价是毛刺与大码翻转误差。本节逐项给出公式与量级。

数字世界的信号要用模拟的嘴说出来，DAC就是那个翻译官。翻译的忠实度由一套误差词汇描述，载体的选择决定了哪几项误差天然小。

一、误差词汇表：四位主角的口径

量化口径：N位DAC有2的N次方个码，满量程除以2的N次方为LSB。失调：整体平移，不伤线性。增益误差：斜率偏差，两端点偏离。DNL：相邻码实际步进减1个LSB，最坏值大于负1就丢码（non-monotonic风险的前兆）。INL：转移曲线偏离端点连线的最大LSB数——它是精度的总账：INL的峰峰值近似决定谐波失真量级，N位INL约对应N乘6分贝的失真上限。经验换算：INL等于1个LSB时，最坏谐波约负6乘N分贝再折半——记住"INL压到半LSB、失真大约优于负48分贝（8位口径）"这种量级感即可。毛刺（glitch）：大码翻转（如0111到1000）瞬间多位开关不同步造成的尖峰，用毛刺面积（纳伏秒）计量，视频与通信DAC的关键指标。

二、电阻串DAC：单调性的保险箱

N位电阻串用2的N次方段相等电阻串联，译码器选抽头经缓冲输出。结构性单调：抽头电压随码单调上升，无论电阻怎么失配都不会"倒退"——这是医疗与工业控制场景（绝对不许丢码）看重它的原因。匹配账：DNL由相邻电阻比值决定，百分之0.1的电阻匹配给8位DAC带来约0.05 LSB的DNL，轻松合格；INL由累计误差决定，位数上去后对总阻值的一致性要求线性加严。速度受译码器延迟与输出缓冲限制，几十兆采样率。代价：电阻数量指数爆炸——10位要1024段，12位4096段，面积与译码功耗失去控制，因此高位电阻串要分层（粗层电阻串加细层插值放大器）。

三、电容阵列DAC：比值的艺术加校准的天赋

电荷再分配DAC：二进制加权电容阵列（C、2C、……、2的N减1次方C加一个虚拟C），采样后按码位把电容底板接到参考或地，顶板电荷再平衡输出电压。精度由电容比值决定——第6章说过，片上电容比值做到百分之0.1到0.3，且可用开关电容技术自校准（测出每个电容的实际值存进数字寄存器，用小电容补偿）。静态功耗近零（只在开关瞬间搬运电荷），面积与速度都友好，是SAR ADC的内核（7.2）。弱点：寄生电容上极板参与分压、对运放建立要求高；大电容位与小电容位的比值在版图上要用单位电容拼（2的N次方个单位电容），位数高时单位电容数量同样指数化。

两大载体的对照表：

四、电流舵：速度的代价换毛刺的麻烦

吉采样率DAC（视频、通信发射机）用电流源阵列：码开关加权电流流向负载或倾倒进电源。速度最快（纯电流切换，无建立瓶颈），但两位数电流源的匹配要求严苛——10位MSB电流源百分之0.1的失配即1个LSB误差，靠随机旋转（动态元件匹配）与自校准治理；大码翻转的毛刺用分段译码（高位温度计码、低位二进制）压制，温度计码把2的N次方个码展成2的N次方条控制线，翻转只动一个电流源，毛刺骤降，代价是译码器规模指数化。高速DAC的设计史就是一部"匹配与毛刺的对抗史"。

图：电阻串与电容阵列DAC结构对照

五、数值演练：一颗8位电容阵列DAC的匹配账

单位电容取50飞法（兼顾kT除以C噪声与面积），8位阵列总电容约12.75皮法。单位电容比值失配取百分之0.2（版图用共质心，第8章），最大位误差约根号2乘0.002相对单位比，折INL约0.5LSB——合格但无余量。上自校准：测出各电容实际值、数字补偿后INL压到0.1LSB，等效匹配提升到百分之0.02量级——校准把匹配精度的物理极限推后两个数量级，这是现代SAR做到16位以上的关键。若改电阻串做8位，1024段电阻、每段5千欧，总面积与译码功耗都大于电容方案，且静态分压链持续耗电——两种载体的地盘划分在这笔账里一目了然。

⚠️ 常见坑：电容阵列MSB位用一个大电容而不是2的N次方个单位电容并联。大电容的边缘效应与氧化层梯度让它与小电容的比值系统性偏离，INL在半量程处弯折（经典的大码跳变误差）。版图铁律：全部用同一尺寸单位电容拼，MSB就是一整排。

本节要点回顾

• 词汇表：DNL大于负1不丢码、INL是精度总账（约对应N乘6分贝失真上限）、毛刺用面积计量
• 电阻串：结构性单调是保险箱，面积指数化限制位数，工业与医疗的地盘
• 电容阵列：比值精度百分之0.1到0.3且可自校准，功耗近零，SAR内核
• 电流舵：速度之王，匹配与毛刺靠温度计码分段加动态元件匹配治理
• 校准的意义：把匹配物理极限推后两个数量级，INL从0.5LSB到0.1LSB的通行证

延伸：输出缓冲与负载——DAC的最后一公里

DAC内核做对了，输出缓冲还能毁掉一切。电阻串与电容阵列输出都是高阻，必须经缓冲驱动外部负载；缓冲的建立速度、摆率与线性度直接进总谐波失真——负70分贝的内核配负60分贝的缓冲，系统只有负58分贝。对策按精度分档：中等精度用两级密勒补偿运放（注意容性负载稳定性）；高位数用甲乙类缓冲加全差分；视频带宽用电流反馈型缓冲。电容阵列还有独有的一招：把运放接成电荷再分配输出级，电容阵列本身当反馈网络，跳过缓冲的电压建立——面积与功耗都省，代价是运放要直接扛全部电容负载，建立预算重新算。

数字侧接口同样值得一句：输入码的同步性决定毛刺。码位到达不同步（数字走线偏斜）时，多位同时翻转的中间态被短暂输出，毛刺谱变宽。格雷码输入（每次只变一位）从根上消灭中间态，系统侧付一次码制转换的代价——视频DAC标准配置。把模拟内核、输出缓冲、数字码制三件事一起谈，才算完整设计了一颗DAC。

• 补一条分工：内核管精度、缓冲管建立与线性、码制管毛刺，三件事三套指标