7.2 ADC：四大架构的速度精度对照

7.2 ADC：四大架构，四条换精度的路

本节摘要：ADC的性能公式分两层：物理层由量化噪声（每加一位降6分贝）与孔径抖动封顶，架构层决定用什么资源换精度。四大架构对照：快闪用2的N次方个比较器并行判决（吉采样率、8位上下）；逐次逼近（SAR）用时间换硬件，一个比较器二分N次（中等速度、功耗最低）；流水线级间余量放大分摊精度（数百兆采样率、10到14位）；Delta-Sigma用噪声整形加过采样把量化噪声推出去（高位数、低带宽）。本节给出原理、量级与选型地图。

上一节DAC是词汇与零件，本节组装完整的"模到数"翻译机。四种架构的差异可以浓缩成一个问题：你打算用什么付精度的账——比较器数量、时钟周期、级数、还是过采样倍数。

一、物理层上限：量化噪声与抖动

N位均匀量化的量化噪声功率等于LSB平方除12，信噪比上限等于6.02乘N加1.76分贝——每加一位6分贝，量化步进砍半。这个公式是所有架构共同的物理天花板，架构做的事只是逼近它。另一道天花板是孔径抖动（6.3节）：SNR等于负20log（2πfintj）。两道天花板取其低：12位、输入100兆赫兹的ADC，量化上限74分贝，抖动须小于约0.06皮秒才不拖后腿——时钟噪声与位数一起定价。

二、四大架构对照

快闪（Flash）：2的N次方减1个比较器加电阻串并行判决，一拍出码。最快（吉采样率级），但比较器数量指数化——8位要255个，10位要1023个，功耗与输入电容（每比较器都挂输入）同步爆炸；典型区间8位上下、几百兆到吉采样率。折中形态两步式与内插式用"粗细两级加内插电阻"把比较器数压到两倍N量级。逐次逼近（SAR）：一个比较器加电容阵列DAC加控制逻辑，按二分法逐位试探——N位要N个（或N加几个）时钟周期。硬件极简、功耗最低（每级转换只需给电容充放电），面积最小，是物联网与MCU标配；速度受逐位节拍限制，几十到几百兆采样率（先进工艺时间交替可达吉级）。SAR的精度由电容匹配与比较器噪声决定，配校准到16到18位。流水线（Pipeline）：每级做一次低分辨率的粗转换，余量放大后传下一级，流水并行。速度与精度平衡（10到14位、几十到几百兆采样率），每级余量放大器是精度与功耗的重心（数字校准把级间误差校掉后，每级只需2到3位）。Delta-Sigma：低分辨率（常1位）调制器在远高于信号带宽的速率上粗量化，反馈环路把带内量化噪声整形到高频，后级数字抽取滤波。过采样率OSR每翻四倍精度加一位（二阶整形），做到20位以上音频与仪表精度；带宽上限低（兆赫兹以下到几十兆赫兹）——用带宽换精度的极致。

图：四大ADC架构的速度精度地图

三、两条精算的账

SAR的功耗账：一次转换的能量主要是电容阵列充放电，约等于总电容乘Vref平方——12位、1皮法单位口径的总阵列约4皮法，每次转换约13纳焦量级（含逻辑与比较器后每次几十皮焦）。对比同规格流水线要数百皮焦——SAR在低采样率下功耗效率碾压，这就是万物互联设备的ADC几乎全是SAR的原因。Delta-Sigma的带宽账：二阶调制器、OSR等于64、单比特量化，理论SNR约6乘2加1加2.5log？简化口径记结论：每倍OSR加约3分贝乘阶数的一半——OSR从64提到256，精度再加约12分贝（二阶），带宽则砍四分之一。音频带20千赫兹、OSR64意味着调制器跑2.56兆赫兹——运放与反馈DAC（1位即两个电平，天然线性）是仅有的模拟重活，这就是Delta-Sigma能把20位精度做便宜的原因：把难度从模拟匹配搬到数字滤波。

四、校准与趋势：疆界的外移

数字校准已是中高分辨率ADC的标配：SAR与流水线用后台校准（注入伪随机序列测出电容误差与级间增益，数字侧扣除），把对模拟匹配的要求放宽到裸工艺的水平；时间交替（ interleaving ）用多个低速通道轮转拼出高速，通道间失配再用校准抹平——现代示波器ADC（8位、100吉采样级）就是几十通道交织加全数字校准的产物。趋势一句话：模拟越来越"粗"，数字越来越"勤"——匹配靠版图与校准双保险，速度靠并行与交织，精度靠噪声整形。第9章会从系统视角再谈这个分工。

⚠️ 常见坑：按理想公式算SNR选型，忽略实际误差源排位。10位ADC实测SNR往往卡在抖动与时钟馈通而非量化噪声——选型时先看手册的"有效位数（ENOB）随输入频率"曲线，那条曲线的下降斜率就是抖动项，平坦段才是真实带宽。另一个坑：Delta-Sigma的抽取滤波器延迟（群延迟可达几十个采样周期）被忽略，控制环路里用它相位裕度直接崩。

本节要点回顾

• 物理天花板：每加一位6.02分贝；抖动上限负20log（2πfintj），两者取低
• 快闪：2的N次方比较器换一拍出码，8位吉采样级，功耗与输入电容是税
• SAR：一个比较器加N拍二分，功耗每次几十皮焦，物联网之王，校准后16位以上
• 流水线：级间余量放大分摊精度，10到14位几百兆采样，数字校准后每级仅2到3位
• Delta-Sigma：噪声整形加过采样，OSR换位数，20位音频精度的便宜解，带宽是代价
• 趋势：模拟做粗、数字做勤——校准、交织、整形三件套持续外移速度精度疆界

延伸：ENOB——所有架构的统一货币

选购与验收时，四大架构要折算成同一种货币才能比价：有效位数ENOB，等于信噪失真比减6.02再除以6.02的换算（精确式为SINAD减1.76再除6.02）。ENOB把量化、抖动、失真、电路噪声全部折进去，是实测指标。看手册时的三个技巧：一看ENOB随输入频率的曲线（平坦段是真实工作区，下降斜率是抖动项）；二看无杂散动态范围（SFDR）与ENOB的差距——差距大说明失真主导（线性问题），差距小说明噪声主导（热噪声或量化问题），治理方向完全不同；三看满量程衰减（中文常说衰减器档位）与ENOB的关系，前置衰减器换裕度时精度掉不掉，暴露的是输入级的线性余量。

还有一个架构选型的隐性维度：对后处理的友好度。快闪输出是温度计码，出错表现为气泡（单比较器误翻）可用数字滤波温和处理；流水线的数字校正天然吸收级间比较器失调；SAR的数字逻辑本身就是控制器，加校准算法顺理成章；Delta-Sigma的抽取滤波器占数字面积最大但换来了极高的线性度。把模拟误差往数字域搬运的通道宽窄，是第9章"模拟做粗数字做勤"在架构层的具体体现——选型时多问一句"这个架构给数字留了多少补救通道"，常常比看裸指标更有前瞻性。

• 补一条货币：ENOB统一比价，SINAD与SFDR的差距区分噪声主导与失真主导