9.2 设计流程：自顶向下与自底向上的对照

9.2 设计流程：两条路线与一张预算表

本节摘要：模拟项目有两条组织路线。自顶向下：从系统规格出发逐层分解（架构、模块、器件），优点是目标导向、接口清晰，风险在下层不可实现时的返工雪崩。自底向上：从验证过的单元库出发逐层组装，优点是单元可靠、工期可控，风险是系统指标迁就单元能力。现代混合信号项目两头发：顶层预算分解与单元库积累并行，靠预算表与迭代回路缝合。本节给出预算分解的方法与迭代回路的正确姿势。

工具是手，流程是路。同样的工具与人力，路线组织得好坏直接决定项目是四次迭代收敛还是十次迭代失控。

一、两条路线的完整对照

自顶向下（top-down）：从产品规格（采样率、位数、功耗、面积、工艺）出发，先做架构选型（第7章的地图），把指标分解到模块（第4章运放的GBW与摆率、第5章基准的精度、第6章S/H的抖动），再分解到器件（过驱动、gm、W比L）。优点：目标始终在视野内、模块接口早确定、系统级权衡提前做。风险：分解时假设的下层能力（如"这级增益做40分贝"）若实现不了，返工沿层级向上传导——雪崩式返工。自底向上（bottom-up）：从工艺与单元库出发，先做并验证一批基础单元（偏置、运放、比较器、带隙），再用它们组装模块与系统。优点：单元经过硅片验证、工期可估、风险局部化。风险：系统指标被单元能力"倒挂"——用现成单元拼出的系统比规格差一截，或为达标付出翻倍功耗面积。

二、预算表：分解的载体

分解不是拍脑袋，落成一张预算表逐项签认。以一颗16位、1兆采样Delta-Sigma ADC为例：系统信噪比98分贝分解为——量化整形余量102分贝、热噪声（kT除以C）预算100分贝、时钟抖动预算110分贝、参考噪声105分贝，不相关项按功率相加正好98；功耗预算3毫瓦分解为调制器1.8毫瓦（其中运放1.2、反馈DAC 0.3、偏置0.3）加数字滤波1.2毫瓦；面积分解到模块再到位图块。预算表的每一行都有责任人、余量与验收口径——余量分配是门艺术：关键行留百分之二十，次要行留百分之五，总余量守恒。第4.1节"从系统需求倒推运放规格"就是这张表在模块层的展开。

三、迭代回路：怎么返工才不失控

设计本质是迭代，路线的价值在于让迭代局部化。正确姿势三层回路：器件层回路（手算到仿真，几小时一轮）解决模型误差——1.4节的查表法把这轮压缩到一次查表；模块层回路（规格到仿真到版图到后仿，几天一轮）解决寄生与失配——8.3节的后仿循环；系统层回路（架构到联仿，几周一轮）解决接口与预算冲突——联仿（模拟模块行为级模型加数字RTL）在版图前跑通全系统，把架构级问题挡在贵循环之外。错误姿势是跳层：系统指标不达标直接命令器件层"把管子调好"，回路层级混乱导致修一行坏三行。行为级建模（用Verilog-A或SIMulink写运放、比较器的理想加一阶误差模型）是系统层回路的粘合剂——它让数字侧与模拟侧在各自成熟前就能互相验证。

💡 关键直觉：判断一个模拟项目流程好坏，就看"发现问题的层"与"修改的层"是否一致。系统层发现的问题改架构、模块层发现的问题改电路、版图层发现的问题改几何——每错一层，返工成本乘五到十。

本节要点回顾

• 两条路线：自顶向下目标导向但怕返工雪崩，自底向上工期稳但怕指标倒挂，现代项目两头发
• 预算表：指标逐行分解加余量加责任人，不相关误差按功率相加，总余量守恒
• 三层回路：器件层（小时级）、模块层（天级）、系统层（周级），联仿挡住架构级问题
• 行为级模型：模拟数字两侧早期互验的粘合剂，把贵循环留在最后
• 一致性原则：发现层与修改层一致，错一层成本乘五到十

延伸：预算表的三次修订节奏

预算表不是立项写一次就完的静态文件，它的健康节奏是三次修订。第一次在架构评审后：按选型方案的纸面能力分配，各留大余量。第二次在模块仿真完成后：把仿真实测的模块能力回填，超支项（比如运放增益差三分贝）触发系统层的重新权衡——可能改分配、可能改架构、也可能接受指标微调与客户沟通。第三次在后仿真完成后：寄生回填，这是最后一次系统级修正机会。三次修订之外的改动都走变更流程——没有记录的预算漂移是项目失控的第一信号。

两条路线的融合在这个节奏里自然发生：每次流片与测试回填的数据沉淀进单元库（自底向上的积累），下一次产品的分解起点就更扎实（自顶向下的分解）——两条路线不是二选一的阵营，是同一组织在不同时间尺度上的两个动作。个人成长同理：项目里做分解练的是架构眼光，做单元练的是器件功夫，两本账都要记，第9.3节的技能画像由此长成。

• 补一条节奏：架构后、模块仿真后、后仿真后，预算表三次修订三次签认

补一个把预算表落到实处的例子收尾。前述16位Delta-Sigma的功耗预算3毫瓦，运放1.2毫瓦再往下分：第一积分器运放0.7毫瓦（建立要求最苛刻，按14倍时钟带宽倒推GBW约120兆赫兹，两级运放电流500微安加偏置网络200微安）、第二积分器0.3毫瓦（要求减半）、比较器与调制逻辑0.2毫瓦。面积预算同步：运放约0.05平方毫米、反馈DAC电容阵列约0.04、数字滤波0.3（拿工艺标准单元库的数据折算）。每一行标注验证方法（仿真项还是估算项）与责任人。这张表在模块设计者之间传阅签认后，各自开工互不等待——预算表的本质是并行化的合同。

两个路线的融合在中小团队的现实版本是：三到五人的模拟组维护一个二三十个单元的内部库（几种运放、比较器、带隙、基准电流、LDO），新产品先在库里拼，缺口单元再新做并回流入库。库的质量指标不是数量而是文档完整度——每个单元带全套签核数据与应用边界说明，缺文档的库单元等于没有。