2.3 时序逻辑电路设计

文档摘要

2.3 时序逻辑电路设计 2.3 时序逻辑电路设计：在时间之河上筑坝、引渠与校准的精密艺术若将CMOS数字系统比作一座现代城市，那么组合逻辑是纵横交错的街道与瞬时通行的车流——信号所至，响应即达；而时序逻辑，则是这座城市的交通管制中心、红绿灯阵列、地铁时刻表与中央调度室的总和。它不追求“立刻”，而执着于“恰当时刻”；它不依赖输入的即时性，而仰赖一个隐秘却无处不在的节拍器——时钟。在VLSI设计的宏大叙事中，第二章“CMOS电路设计核心”已为我们铺就了晶体管级的物理地基（2.1）、确立了静态与动态功耗的权衡哲学（2.2），而本节——2.3 时序逻辑电路设计——正是整座大厦真正开始呼吸、思考与演化的临界点。