5.1.2 关键路径提取与时序收敛

文档摘要

5.1.2 关键路径提取与时序收敛在数字电路设计的深水区，时序收敛从来不是一句轻飘飘的“跑通STA”就能终结的故事——它是一场精密的外科手术，一场与亚纳秒级时间误差的贴身肉搏。当综合工具吐出第一版网表，当布局布线工具生成初步物理视图，真正的挑战才刚刚开始：你面对的不是一张静态的电路图，而是一个由成千上万个寄存器、数万条组合逻辑路径、数百个时钟域交织而成的动态时间网络。其中，关键路径（Critical Path）就是这张网络里最脆弱、最敏感、也最具决定性的一根“神经末梢”。它不一定是物理上最长的路径，却一定是时序余量（Slack）最小、离失败最近的那一条；它可能藏身于一个看似平凡的乘法累加单元内部，也可能横跨三个时钟域的边界，在跨时钟采样点上悄然积累半周期的不确定性。