5.2 低功耗设计技术（Low Power Design）

文档摘要

5.2 低功耗设计技术（Low Power Design） 5.2 低功耗设计技术：在能量约束下重写数字电路的物理契约我们正站在一个悖论的临界点上。摩尔定律的晶体管密度仍在攀升，但每平方毫米硅片上奔涌的电流，已不再是纯粹的算力象征——它开始灼烧封装，扭曲互连线的信号波形，甚至让时序收敛变成一场与热噪声赛跑的徒劳。2023年台积电3nm工艺节点实测数据显示：在典型高性能计算负载下，芯片静态功耗（leakage power）已占总功耗的38%，而在待机状态下，这一比例跃升至惊人的91%。