7.2.1 AI 驱动的自动布局布线

文档摘要

7.2.1 AI 驱动的自动布局布线在芯片设计的浩瀚星图中，布局布线（Place and Route, P&R）从来不是一条笔直的航线，而是一场在数十亿晶体管构成的迷宫中穿行的精密航行——它既要规避信号完整性悬崖，又要绕开时序瓶颈的暗礁；既要压低功耗的潮汐，又得应对制造工艺波动的洋流。传统EDA工具在这片海域已航行数十年，靠的是规则引擎、启发式搜索与海量人工调参织就的罗盘。但当工艺节点迈入3nm、互连延迟首次超越门延迟、标准单元密度突破每平方微米200K晶体管时，这台罗盘开始失准：DRC违例像野火般复燃，时序收敛周期从周级拖至月级，功耗热点在签核前最后一刻突然浮现……我们突然意识到：不是算法不够努力，而是问题本身的维度爆炸已超出了确定性搜索的引力边界。