4.1.3 1S1R（一选通器一忆阻器）架构：实现高密度堆叠

文档摘要

4.1.3 1S1R（一选通器一忆阻器）架构：实现高密度堆叠在忆阻器存算一体芯片的工程化落地进程中，1S1R（一选通器一忆阻器）架构早已不是教科书里那个被轻描淡写的理想模型——它是一线工程师凌晨三点反复修改版图时咬紧的牙关，是流片失败后显微镜下逐像素排查的交叉串扰痕迹，更是当晶圆厂传来良率报告时，那行“阵列密度提升至$256\,\text{Mb/cm}^2$”背后，用物理规则、工艺窗口与电路直觉共同写就的硬核答案。我们今天不谈概念定义，不复述文献综述，只打开示波器、调出SPICE网表、摊开掩膜版图，把1S1R如何真正“堆叠出高密度”，一针一线地拆解给你看。一、为什么非得是1S1R？