2.3 信号完整性 (Signal Integrity, SI) 效应 2.3 信号完整性(Signal Integrity, SI)效应:当互连不再沉默,时序便开始低语 在数字集成电路设计的宏大叙事中,静态时序分析(Static Timing Analysis, STA)常被视作一座精密校准的钟表——齿轮咬合严丝合缝,游丝振荡分秒不差。然而,这座钟表若置于真空中运行,它便只是理论的优雅;一旦嵌入硅基现实,它便立刻暴露于电磁噪声、寄生耦合与电压扰动的湍流之中。此时,“延时”不再是一个确定的标量,而是一组随上下文剧烈浮动的概率分布;“到达时间”也不再是路径上单调递增的函数,而可能因邻线开关活动突然倒退——仿佛时间本身在局部发生了褶皱。