4.3 锁存器 (Latch) 时序分析

文档摘要

4.3 锁存器 (Latch) 时序分析 4.3 锁存器（Latch）时序分析：在时间流变中锚定确定性的艺术当数字电路的设计者站在静态时序分析（STA）的高地上回望，触发器（Flip-Flop）常被视为时序世界的“守门人”——它以清晰的边沿采样、刚性的建立/保持窗口与可预测的传播延迟，构筑起现代同步设计最坚固的时序堤坝。然而，若将目光稍稍偏移，投向那些未被边沿严格约束的角落，一种更古老、更柔韧、也更危险的结构便悄然浮现：锁存器（Latch）。它不依赖于边沿触发，而依附于电平使能；它不拒绝时间的流动性，反而主动拥抱时间的延展性；它既非纯粹的同步元件，亦非彻底的异步器件——它是介于确定性与模糊性之间的一道动态边界。