5.3.1 确定性分析与概率分析的区别

文档摘要

5.3.1 确定性分析与概率分析的区别在芯片设计迈向3纳米及以下工艺节点的今天，时序收敛早已不是“跑通STA”就能交差的简单任务。当晶体管阈值电压（$V{th}$）的制造变异标准差逼近$15\,\text{mV}$，当互连线电阻因铜填充不均产生$\pm18\%$的分布偏移，当温度梯度在单颗SoC内形成$25^\circ\text{C}$以上的局部热点——我们面对的已不是一个确定性的硅世界，而是一片由统计涨落织就的概率之网。此时，若仍用传统静态时序分析（Deterministic STA, D-STA）那把“单点标尺”去丈量成千上万个工艺角（corner）、电压、温度（PVT）组合下的路径延迟，不仅效率崩塌，更将系统性低估关键路径的失效风险。