6.2 工程变更单 (ECO) 流程 第六章:时序收敛策略与优化路径 6.2 工程变更单(ECO)流程:在物理-逻辑边界上重建时序确定性的艺术 当一颗SoC芯片完成首轮综合、布局布线与静态时序分析(STA),工程师们常会面对一组令人屏息的违例报告——不是零个,而是数十甚至上百个Setup违例、散落在关键路径末端的Hold违例、悄然潜伏于低功耗模块中的Transition违例,以及在电压降(IR Drop)热点区域反复浮现的Leakage敏感路径。此时,项目已逼近tape-out窗口,RTL冻结、版图锁定、签核流程启动。重跑全流程?代价是数天至数周的CPU小时、不可逆的流片周期延迟、团队士气的隐性折损。