8.3.1 2.5D/3D IC 的跨芯片时序分析

文档摘要

8.3.1 2.5D/3D IC 的跨芯片时序分析在2.5D/3D IC的版图世界里，时序分析（STA）早已不是单芯片上那条平滑流淌的“时间溪流”——它已裂变为多维交织、跨物理域跃迁的“时序湍流”。当逻辑芯片、HBM堆叠体、IO Die、硅中介层（Silicon Interposer）甚至嵌入式无源器件被垂直堆叠或水平拼接，信号不再只在单一平面内走线；它可能穿过TSV（Through-Silicon Via）钻入下层芯片，经微凸块（Microbump）耦合至另一颗Die的RDL（Redistribution Layer），再绕过中介层上的RC延迟网络，最终抵达目标寄存器。此时，“一个网表、一套工艺角、一次 ”的旧范式，已然崩塌。