1.1 十亿晶体管的设计危机:为什么手工必然崩溃 本节摘要:用一笔算术证明手工设计在十亿晶体管规模上数学性失效,给出 EDA 的可操作定义——把设计意图经过多级抽象、自动映射为制造数据的一整套算法与模型——并解释"生产力剪刀差"为何无法靠增加人手消除。本节是全书的提问环节,下一节将展开解法的整体框架。 从一道算术题说起 承接导读里"流片"的赌局,本节先把赌局背后的体量摆出来。假设一位熟练的版图工程师,画一个标准单元里最简单的晶体管需要十分钟——这已经把读规格、检查间距、核对连线全算进去了,属于相当乐观的估计。现在给他一块 2010 年代的四核处理器,约 10 亿个晶体管。总工时为 10 亿乘以 10 分钟,等于 100 亿分钟,折合约 1.9 万年。
本节摘要:用一笔算术证明手工设计在十亿晶体管规模上数学性失效,给出 EDA 的可操作定义——把设计意图经过多级抽象、自动映射为制造数据的一整套算法与模型——并解释"生产力剪刀差"为何无法靠增加人手消除。本节是全书的提问环节,下一节将展开解法的整体框架。
承接导读里"流片"的赌局,本节先把赌局背后的体量摆出来。假设一位熟练的版图工程师,画一个标准单元里最简单的晶体管需要十分钟——这已经把读规格、检查间距、核对连线全算进去了,属于相当乐观的估计。现在给他一块 2010 年代的四核处理器,约 10 亿个晶体管。总工时为 10 亿乘以 10 分钟,等于 100 亿分钟,折合约 1.9 万年。就算把团队扩到 1000 人并行工作,也要 19 年——而且这还没算互连线、过孔、电源网络这些比晶体管本身占地更大的结构,也没算每次工艺迭代后全部重画一遍的成本。
这笔账的结论冷酷而清晰:手工设计不是效率低,而是在现代规模下数学性不可行。它不是一个"多招人、多加班"能解决的问题,因为指数与线性之间的鸿沟,任何常数倍的人力都填不平。1975 年前后,摩尔观察到可集成的晶体管数大约每两年翻一番;此后半个世纪,这个指数规律大体成立(近年有所放缓,但方向未变)。而设计人员的供给,受到人口和教育系统的限制,增长是线性的。两条增长曲线的夹角,就是本节标题里的"危机"。
面对不可行的问题,工程上的回应从来是抽象分层:不直接面对十亿个晶体管,而是面对一层层越来越接近硅的模型。EDA(Electronic Design Automation,电子设计自动化)就是支撑这套分层的完整技术栈,它由三部分咬合而成:算法(把高抽象层描述映射到低抽象层的数学过程)、软件(算法的工业化实现,处理真实设计的鲁棒性与规模)、模型(工艺库、寄生参数模型、时序库等把物理世界喂给算法的数据接口)。三者缺一不可——没有算法,软件只是绘图工具;没有模型,算法算出来的结果与硅片上的现实无关。
一个常被误解的点是 EDA 与 CAD 的关系。CAD(计算机辅助设计)强调"辅助人完成工作",人仍然是设计的主体;EDA 的核心环节则相反:逻辑综合、自动布局、自动布线里,算法是决策主体,人的角色是设定约束、审视结果、处理算法搞不定的长尾。这个主客转换发生在 1980 年代:此前工具把原理图数字化,此后工具直接从硬件描述语言生成电路。判断一个环节算不算"真正的 EDA",可以看它是否符合三条标准:有明确的数学目标函数(线长、时序裕量、功耗);有可证明或可验证的正确性保证(功能等价、规则符合);有超越人工的规模能力(十亿级对象上的可运行性)。

面对缺口,业界反复尝试过三条补救路径,全部以失败或有限成功告终,这个排除过程本身很有教学价值。路径一:扩大团队。 沟通成本随人数超线性增长,布鲁克斯定律在芯片设计上同样成立;万人大团队的协作开销会把名义生产力吃掉大半。路径二:降低单个对象的粒度。 让工程师面对更大的可复用模块(IP 核、子系统),把晶体管打包成"积木"。这条路确实有效,但它只是把问题往上推了一层——模块之间的互连、时钟分配、电源完整性仍然以对象数增长,且积木的边界处恰是错误最密集的地方。路径三:提高自动化工具的效率,让算法接管指数增长的部分。 这是唯一持续奏效的路径,也是本文集的主线。国际器件与系统路线图(IRDS)多轮报告给出的判断一致:设计生产力的提升中,绝大部分来自工具与方法学的改进,而非人力的堆叠。
值得注意的是,算法接管并不是把人挤出流程,而是改变人的工作对象:1980 年代的版图工程师画晶体管,今天的后端工程师写约束、看报告、跑迭代。抽象层每抬高一段,人的判断就从几何细节转向策略与取舍。第 8 章会专门讨论这个"人机分工"在工程制度上如何落地。
EDA 的市场体量并不大——全球每年百亿美元级,放在数千亿美元的半导体产业里只是零头——但它处在整条产业链最脆弱的位置上。原因在于锁定效应:设计团队围绕某家工具链构建的流程、脚本、工艺库、培训与经验,迁移成本极高;而先进工艺节点的 PDK(工艺设计套件)由代工厂与 EDA 厂商合作开发,新节点的第一年往往只有绑定特定工具链的流程可用。这使 EDA 成为卡脖子式的环节:2022 年起,先进节点的部分 EDA 工具被纳入出口管制清单,直接限制了一个地区设计先进 AI 芯片的能力——限制的不是"买软件",而是"把设计意图翻译到先进工艺"的通道。
正因为此,各国都把 EDA 视为战略技术:美国有 DARPA 的 IDEA 计划,目标是把 RTL 到 GDSII 的周期压缩到 24 小时内;欧洲有围绕开源工具的公共项目;中国自 2008 年起将 EDA 列入重大专项,华大九天、概伦电子、广立微等公司在模拟设计、制造类工具上形成局部突破,但数字全流程、尤其先进节点签核工具,仍是公认短板。产业的竞争格局细节留到 1.3 节展开,这里只需要记住结论:EDA 之于芯片,如同编译器之于软件——使用者可以不感知它,但没有它,上层一切创造都无法落地。
算清了"为什么非自动化不可",下一节把自动化要处理的完整对象——从想法到硅片的全流程——摊开来看,先建立地图,再逐段深入。