3.1 高级综合（HLS）：从C/C++到RTL

文档摘要

3.1 高级综合（HLS）：从C/C++到RTL 在数字系统设计的演进长河中，逻辑综合曾长期被视作“RTL到门级”的忠实信使——它接收寄存器传输级描述，施以布尔优化、映射与技术映射之术，最终交付可制造的网表。然而，当摩尔定律的增速渐趋平缓，片上异构计算日益复杂，设计周期成为芯片成败的决定性变量时，一个根本性诘问便无法回避：我们是否必须在RTL层面亲手雕琢每一根数据通路、每一个状态跳转、每一条控制信号的时序边界？若算法工程师用C++写就的图像卷积核、通信协议栈或AI推理循环，仍需由硬件工程师逐行重写为带时钟使能、多周期流水、手动乒乓缓冲的Verilog代码，那么抽象层级的断崖，早已不是效率问题，而是创新窒息的前兆。